home *** CD-ROM | disk | FTP | other *** search
/ InfoMagic Standards 1994 January / InfoMagic Standards - January 1994.iso / ccitt / 1988 / troff / 3_4_03.tro < prev    next >
Text File  |  1991-12-12  |  84KB  |  3,455 lines
  1. .rs
  2. .\" Troff code generated by TPS Convert from ITU Original Files
  3. .\"                 Not Copyright ( c) 1991 
  4. .\"
  5. .\" Assumes tbl, eqn, MS macros, and lots of luck.
  6. .TA 1c 2c 3c 4c 5c 6c 7c 8c
  7. .ds CH
  8. .ds CF
  9. .EQ
  10. delim @@
  11. .EN
  12. .nr LL 40.5P
  13. .nr ll 40.5P
  14. .nr HM 3P
  15. .nr FM 6P
  16. .nr PO 4P
  17. .nr PD 9p
  18. .po 4P
  19.  
  20. .rs
  21. \v | 5i'
  22. .sp 2P
  23. .LP
  24. \fBRecommendation\ G.704\fR 
  25. .RT
  26. .sp 2P
  27. .ce 1000
  28. \fBSYNCHRONOUS\ FRAME\ STRUCTURES\ USED\ AT\fR 
  29. .EF '%    Fascicle\ III.4\(em\ Rec.\ G.704''
  30. .OF '''Fascicle\ III.4\(em\ Rec.\ G.704    %'
  31. .ce 0
  32. .sp 1P
  33. .ce 1000
  34. \fBPRIMARY\ AND\ SECONDARY\ HIERARCHICAL\ LEVELS\fR 
  35. .ce 0
  36. .sp 1P
  37. .ce 1000
  38. \fI(Malaga\(hyTorremolinos, 1984; amended at Melbourne, 1988)\fR 
  39. .sp 9p
  40. .RT
  41. .ce 0
  42. .sp 1P
  43. .LP
  44. \fB1\fR     \fBGeneral\fR 
  45. .sp 1P
  46. .RT
  47. .PP
  48. This Recommendation gives functional characteristics of interfaces associated 
  49. with: 
  50. .RT
  51. .LP
  52.     \(em
  53.      network nodes, in particular, synchronous digital multiplex equipment 
  54. and digital exchanges in IDNs for telephony and ISDNs, and 
  55. .LP
  56.     \(em
  57.     PCM multiplexing equipment.
  58. .PP
  59. Paragraph 2 deals with basic frame structures, including details of frame 
  60. length, frame alignment signals, cyclic redundancy check (CRC) 
  61. procedures and other basic information.
  62. .PP
  63. Paragraphs 3 to 6 contain more specific information about how certain channels 
  64. at 64\ kbit/s and at other bit rates are accomodated within the basic frame 
  65. structures described in \(sc\ 2. 
  66. .PP
  67. Electrical characteristics for these interfaces are defined in
  68. Recommendation\ G.703.
  69. .PP
  70. \fINote\ 1\fR \ \(em\ This Recommendation does not necessarily apply to those
  71. cases where the signals that cross the interfaces are devoted to non\(hyswitched 
  72. connections, such as those for the transport of encoded wideband signals 
  73. (e.g.\ broadcast TV signals or multiplexed sound\(hyprogramme signals which 
  74. need 
  75. not be individually routed via the ISDN), see also Annex\ A to
  76. Recommendation\ G.702.
  77. .PP
  78. \fINote\ 2\fR \ \(em\ The frame structures recommended in this Recommendation 
  79. do not apply to certain maintenance signals, such as the all 1s signals 
  80. transmitted during fault conditions or other signals transmitted during
  81. out\(hyof\(hyservice conditions.
  82. .PP
  83. \fINote\ 3\fR \ \(em\ Frame structures associated with digital multiplexing
  84. equipments using justification are covered in each corresponding equipment
  85. Recommendation.
  86. .PP
  87. \fINote\ 4\fR \ \(em\ Inclusion of channel structures at other bit rates than
  88. 64\ kbit/s is a matter for further study. Recommendations\ G.761 and\ G.763
  89. dealing with the characteristics of PCM/ADPCM transcoding equipment contain
  90. information about channel structures at 32\ kbit/s. The more general use of
  91. those particular structures is a subject of further study.
  92. .RT
  93. .LP
  94. \fB2\fR     \fBBasic frame\fR 
  95. \fBstructures\fR 
  96. .sp 1P
  97. .RT
  98. .sp 2P
  99. .LP
  100. 2.1
  101.     \fIBasic frame structure at 1544 kbit/s\fR 
  102. .sp 1P
  103. .RT
  104. .sp 1P
  105. .LP
  106. 2.1.1
  107.     \fIFrame length\fR :
  108. .sp 9p
  109. .RT
  110. .PP
  111. 193 bits, numbered 1 to 193. The frame repetition rate is
  112. 8000\ Hz.
  113. .RT
  114. .sp 1P
  115. .LP
  116. 2.1.2
  117.     \fIF\(hybit\fR 
  118. .sp 9p
  119. .RT
  120. .PP
  121. The first bit of a frame is designated an F\(hybit, and is used for
  122. such purposes as frame alignment, performance monitoring and providing 
  123. a data link. 
  124. .RT
  125. .sp 1P
  126. .LP
  127. 2.1.3
  128.     \fIAllocation of F\(hybit\fR 
  129. .sp 9p
  130. .RT
  131. .PP
  132. Two alternative methods as given in Tables\ 1/G.704 and 2/G.704 for allocation 
  133. of F\(hybits are recommended. 
  134. .bp
  135. .RT
  136. .ce
  137. \fBH.T. [T1.704]\fR 
  138. .ce
  139. TABLE\ 1/G.704
  140. .ce
  141. \fBMultiframe structure for the 24 frame multiframe\fR 
  142. .ps 9
  143. .vs 11
  144. .nr VS 11
  145. .nr PS 9
  146. .TS
  147. center box;
  148. cw(36p) | cw(42p) sw(12p) sw(12p) sw(12p) | cw(36p) sw(42p) | lw(36p) , ^  | c | c s s | ^ | ^ , ^  | ^  | c | c | c | c | c | ^ .
  149.  {
  150. Frame number within multiframe
  151.  }    F\(hybit     {
  152. For character signal | ua\d\u)\d
  153.  }    
  154.     Bit number within multiframe    Assignements
  155.         FAS    DL     {
  156. CRC
  157. Bit number(s) in each channel time
  158. slot
  159.  }    For  signalling | ua\d\u)\d     {
  160. Signalling channel designation | ua\d\u)\d
  161.  }
  162. .T&
  163. lw(228p) .
  164. .T&
  165. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  166. \ 1    \ \ \ 1    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  167. .T&
  168. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  169. \ 2    \ 194    \(em    \(em    \fIe\fR 1    1\(hy8    \(em    \fB.\fR
  170. .T&
  171. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  172. \ 3    \ 387    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  173. .T&
  174. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  175. \ 4    \ 580    0    \(em    \(em    1\(hy8    \(em    \fB.\fR
  176. .T&
  177. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  178. \ 5    \ 773    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  179. .T&
  180. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  181. \ 6    \ 966    \(em    \(em    \fIe\fR 2    1\(hy7    8    A
  182. .T&
  183. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  184. \ 7    1159    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  185. .T&
  186. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  187. \ 8    1352    0    \(em    \(em    1\(hy8    \(em    \fB.\fR
  188. .T&
  189. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  190. \ 9    1545    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  191. .T&
  192. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  193. 10    1738    \(em    \(em    \fIe\fR 3    1\(hy8    \(em    \fB.\fR
  194. .T&
  195. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  196. 11    1931    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  197. .T&
  198. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  199. 12    2124    1    \(em    \(em    1\(hy7    8    B
  200. .T&
  201. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  202. 13    2317    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  203. .T&
  204. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  205. 14    2510    \(em    \(em    \fIe\fR 4    1\(hy8    \(em    \fB.\fR
  206. .T&
  207. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  208. 15    2703    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  209. .T&
  210. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  211. 16    2896    0    \(em    \(em    1\(hy8    \(em    \fB.\fR
  212. .T&
  213. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  214. 17    3089    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  215. .T&
  216. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  217. 18    3282    \(em    \(em    \fIe\fR 5    1\(hy7    8    C
  218. .T&
  219. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  220. 19    3475    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  221. .T&
  222. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  223. 20    3668    1    \(em    \(em    1\(hy8    \(em    \fB.\fR
  224. .T&
  225. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  226. 21    3861    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  227. .T&
  228. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  229. 22    4054    \(em    \(em    \fIe\fR 6    1\(hy8    \(em    \fB.\fR
  230. .T&
  231. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  232. 23    4247    \(em    \fIm\fR    \(em    1\(hy8    \(em    \fB.\fR
  233. .T&
  234. cw(36p) | cw(42p) | cw(12p) | cw(12p) | cw(12p) | cw(36p) | cw(42p) | cw(36p) .
  235. 24    4440    1    \(em    \(em    1\(hy7    8    D
  236. .TE
  237. .IP FAS
  238. Frame alignement signal (. |  |  001011 . |  | ).
  239. .IP DL
  240. 4 kbit/s data link (message bits \fIm\fR).
  241. .IP CRC
  242. CRC\(hy6 (block check field (check bits \fIe\fR
  243. 1 . |  |  \fIe\fR 6).
  244. .IP \ua\d\u)\d
  245. Only applicable in the case of channel associated signalling
  246. see (\(sc\ 3.1.3.2.)
  247. .nr PS 9
  248. .RT
  249. .ad r
  250. \fBTableau 1/G.704 [T1.704], p. 1\fR 
  251. .sp 1P
  252. .RT
  253. .ad b
  254. .RT
  255. .ce
  256. \fBH.T. [T2.704]\fR 
  257. .ce
  258. TABLE\ 2/G.704
  259. .ce
  260. \fBAllocation of F\(hybit for the 12\(hyframe multiframe\fR 
  261. .ps 9
  262. .vs 11
  263. .nr VS 11
  264. .nr PS 9
  265. .TS
  266. center box;
  267. lw(48p) | lw(72p) | lw(72p) .
  268.         
  269. .TE
  270. .nr PS 9
  271. .RT
  272. .ad r
  273. \fBTableau 2/G.704 [T2.704], p. 2\fR 
  274. .sp 1P
  275. .RT
  276. .ad b
  277. .RT
  278. .LP
  279. .bp
  280. .sp 1P
  281. .LP
  282. 2.1.3.1
  283.     \fIMethod 1: Twenty\(hyfour\(hyframe multiframe\fR 
  284. .sp 9p
  285. .RT
  286. .PP
  287. Allocation of the F\(hybit to the multiframe alignment signal, the
  288. CRC check bits and the data link is given in Table\ 1/G.704.
  289. .RT
  290. .sp 1P
  291. .LP
  292. 2.1.3.1.1\ \ \ 
  293. \fIMultiframe alignment signal\fR 
  294. .sp 9p
  295. .RT
  296. .PP
  297. The F\(hybit of every fourth frame forms the pattern
  298. 001011\ . |  | \ 001011. This multiframe alignment signal is used to identify
  299. where each particular frame is located within the multiframe in order to
  300. extract the cyclic redundancy check code, CRC\(hy6, and the data link information, 
  301. as well as to identify those frames that contain signalling (frames\ 6, 
  302. 12, 18 and\ 24), if channel associated signalling is used. 
  303. .RT
  304. .sp 1P
  305. .LP
  306. 2.1.3.1.2\ \ \ 
  307. \fICyclic redundancy check\fR 
  308. .sp 9p
  309. .RT
  310. .PP
  311. The CRC\(hy6 is a method of performance monitoring that is contained within 
  312. the F\(hybit position of frames\ 2, 6, 10, 14 18 and\ 22 of every multiframe 
  313. (see Table\ 1/G.704). 
  314. .PP
  315. The CRC\(hy6 message block check bits \fIe\fR\d1\u, \fIe\fR\d2\u,
  316. \fIe\fR\d3\u, \fIe\fR\d4\u, \fIe\fR\d5\u, and\ \fIe\fR\d6\uare contained 
  317. within multiframe bits\ 194, 966, 1738, 2510, 3282 and\ 4054 respectively, 
  318. as shown in Table\ 1/G.704. The CRC\(hy6 Message Block (CMB) is a sequence 
  319. of 4632\ serial bits that is coincident with a multiframe. By definition, 
  320. CMB\ \fIN\fR begins at bit 
  321. position\ 1 of multiframe\ \fIN\fR and ends at bit position\ 4632 of multiframe\ 
  322. \fIN\fR . The first transmitted CRC bit of a multiframe is the most significant 
  323. bit of 
  324. the CMB polynomial.
  325. .PP
  326. In calculating the CRC\(hy6 bits, the F\(hybits are replaced by binary 
  327. 1s. All information in the other bit positions will be identical to the 
  328. information in the corresponding multiframe bit positions.
  329. .PP
  330. The check\(hybit sequence \fIe\fR\d1\uthrough\ \fIe\fR\d6\utransmitted in
  331. multiframe\ \fIN\fR +1, is the remainder after multiplication by\ \fIx\fR 
  332. \u6\d and 
  333. then division (modulo\(hy2) by the generator polynomial\ \fIx\fR \u6\d+\fIx\fR 
  334. +1 of the polynomial corresponding to CMB\ \fIN\fR . The first check bit 
  335. (\fIe\fR\d1\u) is the most significant bit of the remainder; the last check 
  336. bit 
  337. .PP
  338. (\fIe\fR\d6\u) is the least significant bit of the remainder. Each multiframe 
  339. contains the CRC\(hy6 check bits generated for the preceding CMB. 
  340. .PP
  341. At the receiver, the received CMB, with each F\(hybit having first been 
  342. replaced by a binary\ 1, is acted upon by the multiplication/division process 
  343. described above. The resulting remainder is compared on a bit\(hyby\(hybit 
  344. basis, 
  345. with the CRC\(hy6 check bits contained in the subsequently received multiframe.
  346. The compared check bits will be identical in the absence of transmission
  347. errors.
  348. .RT
  349. .sp 1P
  350. .LP
  351. 2.1.3.1.3\ \ 
  352. \fI4 kbit/s data link\fR 
  353. .sp 9p
  354. .RT
  355. .PP
  356. Beginning with frame 1 of the multiframe (see Table\ 1/G.704) the
  357. first bit of every other frame is part of the 4\ kbit/s data link. This data
  358. link provides a communication path between primary hierarchical level terminals 
  359. and will contain data, an idle data link sequence or a loss of frame alignment 
  360. alarm sequence. 
  361. .PP
  362. The format to be used for the transmission of data over the
  363. \fIm\fR \(hybits
  364. of the data link is still under study.
  365. .PP
  366. The idle data link pattern is also under study.
  367. .PP
  368. A loss of frame alignment alarm sequence is used when a loss of frame alignment 
  369. (LFA) condition has been detected. After a loss of frame alignment condition 
  370. is detectd at local end\ A, a 16\(hybit LFA sequence of eight 1s eight 
  371. 0s (1111111100000000) will be transmitted in the \fIm\fR \(hybits of the 
  372. 4\ kbit/s data 
  373. link continuously to remote end\ B.
  374. .RT
  375. .sp 1P
  376. .LP
  377. 2.1.3.2
  378.     \fIMethod 2: Twelve\(hyframe multiframe\fR 
  379. .sp 9p
  380. .RT
  381. .PP
  382. Allocation of the F\(hybit to the frame alignment signal, multiframe alignment 
  383. signal and signalling is given in Table\ 2/G.704. 
  384. .RT
  385. .sp 2P
  386. .LP
  387. 2.2
  388.     \fIBasic frame structure at 6312 kbit/s\fR 
  389. .sp 1P
  390. .RT
  391. .sp 1P
  392. .LP
  393. 2.2.1
  394.     \fIFrame length\fR 
  395. .sp 9p
  396. .RT
  397. .PP
  398. The number of bits per frame is 789. The frame repetition rate is   8000\ Hz.
  399. .RT
  400. .sp 1P
  401. .LP
  402. 2.2.2
  403.     \fIF\(hybits\fR 
  404. .sp 9p
  405. .RT
  406. .PP
  407. The last five bits of a frame are designated as F\(hybits, and are
  408. used for such purposes as frame alignment, performance monitoring and providing 
  409. a data link. 
  410. .bp
  411. .RT
  412. .sp 1P
  413. .LP
  414. 2.2.3
  415.     \fIAllocation of F\(hybits\fR 
  416. .sp 9p
  417. .RT
  418. .PP
  419. Allocation of the F\(hybits is given in Table\ 3/G.704.
  420. .RT
  421. .LP
  422. .rs
  423. .sp 19P
  424. .LP
  425. [T3.704]\fR 
  426. .ad r
  427. \fBTable 3/G.704 [T3.704], p.\fR 
  428. .sp 1P
  429. .RT
  430. .ad b
  431. .RT
  432. .sp 1P
  433. .LP
  434. 2.2.3.1
  435.     \fIFrame alignment signal\fR 
  436. .sp 9p
  437. .RT
  438. .PP
  439. The frame and multiframe alignment signal is 110010100, and is
  440. carried on the F\(hybits in frames\ 1 and\ 2, excluding bit\ 789 of frame\ 1.
  441. .RT
  442. .sp 1P
  443. .LP
  444. 2.2.3.2
  445.     \fICyclic redundancy check\fR 
  446. .sp 9p
  447. .RT
  448. .PP
  449. The cyclic redundancy check 5 (CRC\(hy5) message block (CMB) is a
  450. sequence of 3151\ serial bits which starts at bit number\ 1 of frame number\ 
  451. 1 and ends at bit number\ 784 of frame number\ 4. The CRC\(hy5 message 
  452. block check 
  453. bits\ \fIe\fR\d1\u, \fIe\fR\d2\u, \fIe\fR\d3\u, \fIe\fR\d4\uand\ \fIe\fR\d5\uoccupy 
  454. the last five bits of the multiframe as shown in Table\ 3/G.704.
  455. .PP
  456. The check\(hybit sequence \fIe\fR\d1\uthrough \fIe\fR\d5\utransmitted in
  457. multiframe\ \fIN\fR is the remainder after multiplication by\ \fIx\fR \u5\d 
  458. and then division (modulo\(hy2) by the generator polynomial 
  459. x\fR \u5\d+\fIx\fR \u4\d+\fIx\fR \u2\d+1 of the polynomial corresponding 
  460. to CMB\ \fIN\fR . The first check bit (\fIe\fR\d1\u) is the most significant 
  461. bit of 
  462. the remainder; the last check bit (\fIe\fR\d5\u) is the least significant 
  463. bit of 
  464. the remainder. Each multiframe contains the CRC\(hy5\ check bits generated 
  465. for the corresponding CMB. 
  466. .PP
  467. At the receiver the incoming sequence of 3156 serial bits
  468. (i.e.\ 3151\ bits of CMB and 5\ CRC bits), when divided by the generator
  469. polynomials, will result in a remainder of\ 00000 in the absence of transmission 
  470. errors. 
  471. .RT
  472. .sp 1P
  473. .LP
  474. 2.2.3.3
  475.     \fI4 kbit/s data link\fR 
  476. .sp 9p
  477. .RT
  478. .PP
  479. The bit \fIm\fR shown in Table\ 3/G.704 is used as a data link bit.
  480. These bits provide 4\ kbit/s data transmission capability associated with the
  481. 6312\ kbit/s digital path.
  482. .RT
  483. .sp 1P
  484. .LP
  485. 2.2.3.4
  486.     \fIRemote end alarm indication\fR 
  487. .sp 9p
  488. .RT
  489. .PP
  490. After a loss of frame alignment condition is detected at local
  491. end\ A, remote end alarm signal bit\ \fIa\fR , shown in Table\ 3/G.704, will be
  492. transmitted to remote end\ B.
  493. .bp
  494. .RT
  495. .sp 2P
  496. .LP
  497. 2.3
  498.     \fIBasic frame structure at 2048 kbit/s\fR 
  499. .sp 1P
  500. .RT
  501. .sp 1P
  502. .LP
  503. 2.3.1
  504.     \fIFrame length\fR 
  505. .sp 9p
  506. .RT
  507. .PP
  508. 256 bits, numbered 1 to 256. The frame repetition rate is
  509. 8000\ Hz.
  510. .RT
  511. .sp 1P
  512. .LP
  513. 2.3.2
  514.     \fIAllocation of bits number 1 to 8 of the frame\fR 
  515. .sp 9p
  516. .RT
  517. .PP
  518. Allocation of bits number 1 to 8 of the frame is shown in
  519. Table\ 4a/G.704.
  520. .RT
  521. .LP
  522. .rs
  523. .sp 31P
  524. .LP
  525. [T4.704]\fR 
  526. .ad r
  527. \fBTable 4a/G.704 [T4.704], p.\fR 
  528. .sp 1P
  529. .RT
  530. .ad b
  531. .RT
  532. .sp 2P
  533. .LP
  534. 2.3.3
  535.     \fIDescription of the\fR 
  536. \fICRC\(hy4 procedure\fR \fIin bit 1 of the\fR \fIframe\fR 
  537. .sp 1P
  538. .RT
  539. .sp 1P
  540. .LP
  541. 2.3.3.1
  542.     \fISpecial use of bit 1 of the frame\fR 
  543. .sp 9p
  544. .RT
  545. .PP
  546. Where there is a need to provide additional protection against
  547. simulation of the frame alignment signal, and/or where there is a need 
  548. for an enhanced error monitoring capability, then bit\ 1 should be used 
  549. for a Cyclic Redundancy Check\(hy4 (CRC\(hy4) procedure as detailed below. 
  550. .PP
  551. \fINote\fR \ \(em\ Equipment incorporating the CRC\(hy4 procedure should be
  552. designed
  553. to be capable of interworking with equipment which does not incorporate 
  554. the CRC procedure, with the option being manually selectable (e.g.\ by 
  555. straps). For such interworking, bit\ 1 of the frame should be fixed at\ 
  556. 1 in both directions (see Table\ 4a/G.704, Note\ 1). 
  557. .bp
  558. .RT
  559. .PP
  560. 2.3.3.2
  561. The allocation of bits 1 to 8 of the frame is shown in
  562. Table\ 4b/G.704 for a complete CRC\(hy4 multiframe.
  563. .sp 9p
  564. .RT
  565. .LP
  566. .rs
  567. .sp 28P
  568. .LP
  569. [T5.704]\fR 
  570. .ad r
  571. \fBTable 4b/G.704 [T5.704], p.\fR 
  572. .sp 1P
  573. .RT
  574. .ad b
  575. .RT
  576. .LP
  577. .sp 2
  578. .PP
  579. 2.3.3.3
  580. Each CRC\(hy4 multiframe, which is composed of 16 frames numbered
  581. 0\ to 15, is divided into two 8\(hyframe sub\(hymultiframes (SMF), designated 
  582. SMF\ I and SMF\ II which signifies their respective order of occurrence 
  583. within the 
  584. CRC\(hy4 multiframe structure. The SMF is the Cyclic Redundancy Check\(hy4 
  585. (CRC\(hy4) 
  586. block size (i.e.\ 2048\ bits).
  587. .sp 9p
  588. .RT
  589. .PP
  590. The CRC\(hy4 multiframe structure is not related to the possible use of 
  591. a multiframe structure in 64\ kbit/s channel time slot\ 16 (see \(sc\ 5.1.3.2). 
  592. .sp 1P
  593. .LP
  594. 2.3.3.4
  595.     \fIUse of bit 1 in 2048 kbit/s CRC\(hy4 multiframe\fR 
  596. .sp 9p
  597. .RT
  598. .PP
  599. In those frames containing the frame alignment signal (defined in \(sc\ 
  600. 2.3.2), bit\ 1 is used to transmit the CRC\(hy4 bits. There are four CRC\(hy4 
  601. bits, designated\ C\d1\u, C\d2\u, C\d3\uand\ C\d4\uin each SMF. 
  602. .PP
  603. In those frames not containing the frame alignment signal (see
  604. \(sc\ 2.3.2), bit\ 1 is used to transmit the 6\(hybit CRC\(hy4 multiframe 
  605. alignment signal and two CRC\(hy4 error indication bits\ (E). 
  606. .bp
  607. .PP
  608. The CRC multiframe alignment signal has the form 001011.
  609. .PP
  610. The E\(hybits should be used to indicate received errored sub\(hymultiframes 
  611. by setting the binary state of one E\(hybit from 1\ to\ 0 for each errored 
  612. sub\(hymultiframe. Any delay between the detection of an errored sub\(hymultiframe 
  613. and the setting of the E\(hybit that indicates the error state must be 
  614. less than 1\ second. 
  615. .PP
  616. \fINote\ 1\fR \ \(em\ The E\(hybits will always be taken into account even 
  617. if the 
  618. SMF which contains them is found to be errored, since there is little
  619. likelihood that the E\(hybits themselves will be errored.
  620. .PP
  621. \fINote\ 2\fR \ \(em\ In the short term, there may exist equipments which 
  622. do not use the E\(hybits; in this case the E\(hybits are set to binary\ 
  623. 1. 
  624. .RT
  625. .sp 2P
  626. .LP
  627. 2.3.3.5\ \ 
  628. \fICyclic Redundancy Check\fR 
  629. .sp 1P
  630. .RT
  631. .sp 1P
  632. .LP
  633. 2.3.3.5.1\ \ \fIMultiplication/division process\fR 
  634. .sp 9p
  635. .RT
  636. .PP
  637. A particular CRC\(hy4 word, located in sub\(hymultiframe \fIN\fR , is
  638. the remainder after multiplication by \fIx\fR \u4\d and then division
  639. (modulo\ 2) by the generator polynomial \fIx\fR \u4\d\ +\ \fIx\fR \ +\ 
  640. 1, of the 
  641. polynomial representation of sub\(hy 
  642. multiframe \fIN\fR  | (em | ).
  643. .PP
  644. \fINote\fR \ \(em\ When representing the contents of the check block as a
  645. polynomial, the first bit in the block, i.e.\ frame\ 0, bit\ 1 or frame\ 
  646. 8, bit\ 1, should be taken as being the most significant bit. Similarly, 
  647. C\d1\uis 
  648. defined to be the most significant bit of the remainder and C\d4\uthe
  649. least significant bit of the remainder.
  650. .RT
  651. .sp 1P
  652. .LP
  653. 2.3.3.5.2\ \ \fIEncoding procedure\fR 
  654. .sp 9p
  655. .RT
  656. .LP
  657.     i)
  658.     The CRC\(hy4 bits in the SMF are replaced by binary 0s.
  659. .LP
  660.     ii)
  661.      The SMF is then acted upon by the multiplication/division process referred 
  662. to in \(sc\ 2.3.3.5.1. 
  663. .LP
  664.     iii)
  665.      The remainder resulting from the multiplication/division process is stored, 
  666. ready for insertion into the respective CRC\(hy4 locations of the next 
  667. SMF. 
  668. .PP
  669. \fINote\fR \ \(em\ The CRC\(hy4 bits thus generated do not affect the result 
  670. of the multiplication/division process in the next SMF because, as indicated 
  671. in\ i) above, the CRC\(hy4 bit positions in an SMF are initially set to\ 
  672. 0 during the 
  673. multiplication/division process.
  674. .sp 1P
  675. .LP
  676. 2.3.3.5.3\ \ \fIDecoding procedure\fR 
  677. .sp 9p
  678. .RT
  679. .LP
  680.     i)
  681.      A received SMF is acted upon by the multiplication/division process referred 
  682. to in \(sc\ 2.3.3.5.1, after having its CRC\(hy4 bits extracted and replaced 
  683. by 0s. 
  684. .LP
  685.     ii)
  686.      The remainder resulting from this division process is then stored and 
  687. subsequently compared on a bit\(hyby\(hybit basis with the CRC bits 
  688. received in the next SMF.
  689. .LP
  690.     iii)
  691.     If the remainder calculated in the decoder exactly
  692. corresponds to the CRC\(hy4 bits received in the next SMF, it is assumed 
  693. that the checked SMF is error free. 
  694. .sp 2P
  695. .LP
  696. 2.4
  697.     \fIBasic frame structure at 8448 kbit/s\fR 
  698. .sp 1P
  699. .RT
  700. .sp 1P
  701. .LP
  702. 2.4.1
  703.     \fIFrame length\fR 
  704. .sp 9p
  705. .RT
  706. .PP
  707. The number of bits per frame is 1056. They are numbered from
  708. 1\ to\ 1056. The frame repetition rate is 8000\ Hz.
  709. .RT
  710. .sp 1P
  711. .LP
  712. 2.4.2
  713.     \fIFrame alignment signal\fR 
  714. .sp 9p
  715. .RT
  716. .PP
  717. The frame alignment signal is 11100110\ 100000 and occupies the
  718. bit\(hypositions 1\ to\ 8 and 529\ to\ 534.
  719. .RT
  720. .sp 1P
  721. .LP
  722. 2.4.3
  723.     \fIService digits\fR 
  724. .sp 9p
  725. .RT
  726. .PP
  727. Bit 535 is used to convey alarm indication (bit 535 at 1 state \(em
  728. alarm; bits\ 535 at 0\ state \ =\ no alarm).
  729. .PP
  730. Bit 536 is left free for national use and should be fixed at 1 on
  731. paths crossing the international border. The same applies to bits\ 9\(hy40 
  732. in the case of channel\(hyassociated signalling. 
  733. .bp
  734. .RT
  735. .LP
  736. \fB3\fR     \fBCharacteristics of frame structure carrying channels at various
  737. bit rates in 1544 kbit/s\fR 
  738. .sp 1P
  739. .RT
  740. .sp 2P
  741. .LP
  742. 3.1
  743.     \fIInterface at 1544 kbit/s carrying 64 kbit/s channels\fR 
  744. .sp 1P
  745. .RT
  746. .sp 1P
  747. .LP
  748. 3.1.1
  749.     \fIFrame structure\fR 
  750. .sp 9p
  751. .RT
  752. .sp 1P
  753. .LP
  754. 3.1.1.1
  755.     \fINumber of bits per 64 kbit/s channel time slot\fR 
  756. .sp 9p
  757. .RT
  758. .PP
  759. Eight, numbered 1 to 8.
  760. .RT
  761. .sp 1P
  762. .LP
  763. 3.1.1.2
  764.     \fINumber of 64 kbit/s channel time slots per frame\fR 
  765. .sp 9p
  766. .RT
  767. .PP
  768. Bits 2 to 193 in the basic frame carry 24 octet interleaved
  769. 64 kbit/s channel time slots, numbered 1\ to\ 24.
  770. .RT
  771. .sp 1P
  772. .LP
  773. 3.1.1.3
  774.     \fIAllocation of F\(hybit\fR 
  775. .sp 9p
  776. .RT
  777. .PP
  778. Refer to \(sc\ 2.1.3.
  779. .RT
  780. .sp 1P
  781. .LP
  782. 3.1.2
  783.     \fIUse of 64 kbit/s channel time slots\fR 
  784. .sp 9p
  785. .RT
  786. .PP
  787. Each 64 kbit/s channel time slot can accommodate e.g., a PCM
  788. encoded voiceband signal conforming to Rec.\ G.711 or data information with a
  789. bit rate up to 64\ kbit/s.
  790. .RT
  791. .sp 1P
  792. .LP
  793. 3.1.3
  794.     \fISignalling\fR 
  795. .sp 9p
  796. .RT
  797. .PP
  798. Two alternative methods as given in \(sc\(sc\ 3.1.3.1 and\ 3.1.3.2 are
  799. recommended:
  800. .RT
  801. .sp 1P
  802. .LP
  803. 3.1.3.1
  804.     \fICommon channel signalling\fR 
  805. .sp 9p
  806. .RT
  807. .PP
  808. One 64 kbit/s channel time slot is used to provide common channel signalling 
  809. at a rate of 64\ kbit/s. In the case of the 12\(hyframe multiframe 
  810. method of \(sc\ 2.1.3.2, the pattern of the 
  811. S\(hybit
  812. may be arranged to carry common channel signalling at a rate of 4\ kbit/s 
  813. or a sub\(hymultiple of this 
  814. rate.
  815. .RT
  816. .sp 2P
  817. .LP
  818. 3.1.3.2\ \ 
  819. \fIChannel associated signalling\fR 
  820. .sp 1P
  821. .RT
  822. .sp 1P
  823. .LP
  824. 3.1.3.2.1\ \ \fIAllocation of signalling bits for the 24\(hyframe multiframe\fR 
  825. .sp 9p
  826. .RT
  827. .PP
  828. As can be seen in Table\ 1/G.704, there are four different
  829. signalling bits (A, B, C and\ D) in the multiframe. This channel associated
  830. signalling can provide four independent 333\(hybit/s signalling channels
  831. designated\ A, B, C and\ D, two independent 667\(hybit/s signalling channels
  832. designated\ A and\ B (see Note,) or one 1333\(hybit/s signalling channel.
  833. .PP
  834. \fINote\fR \ \(em\ When only four state signalling is required, the A, B
  835. signalling bits previously associated with frames\ 6 and\ 12 respectively 
  836. should be mapped into the A, B, C,\ D signalling bits of frames\ 6, 12, 
  837. 18 and\ 24 
  838. respectively as follows: A=A, B=B, C=A, D=B. In this case the ABCD signalling 
  839. is the same as the AB signalling specified in \(sc\ 3.1.3.2.2. 
  840. .RT
  841. .sp 1P
  842. .LP
  843. 3.1.3.2.2\ \ \fIAllocation of signalling bits for the 12\(hyframe multiframe\fR 
  844. .sp 9p
  845. .RT
  846. .PP
  847. Based on agreement between the Administrations involved,
  848. channel\(hyassociated signalling is provided for intra\(hyregional circuits 
  849. according to the following arrangement: 
  850. .PP
  851. A multiframe comprises 12 frames as shown in Table\ 5/G.704. The
  852. multiframe alignment signal is carried on the S\(hybit as shown in the table.
  853. .PP
  854. Frames 6 and 12 are designated as signalling frames. The eight bit in each 
  855. channel time slot is used in every signalling frame to carry the 
  856. signalling associated with that channel.
  857. .bp
  858. .RT
  859. .LP
  860. .rs
  861. .sp 24P
  862. .LP
  863. [T6.704]\fR 
  864. .ad r
  865. \fBTable 5/G.704 [T6.704], p.\fR 
  866. .sp 1P
  867. .RT
  868. .ad b
  869. .RT
  870. .sp 1P
  871. .LP
  872. 3.2
  873.      \fIInterface at 1544 kbit/s carrying 32 kbit/s channel time slots\fR 
  874. (see Note) 
  875. .sp 9p
  876. .RT
  877. .PP
  878. \fINote\fR \ \(em\ This interface provides for the carrying of 32 kbit/s
  879. information. The interface will be used between network nodes and will apply
  880. to primary rate multiplexing equipment, digital cross\(hyconnect equipment,
  881. transcoder and other equipment relevant to the network nodes. Switching 
  882. in this case is assumed to take place on a 64\ kbit/s basis. 
  883. .RT
  884. .sp 2P
  885. .LP
  886. 3.2.1
  887.     \fIFrame structure\fR 
  888. .sp 1P
  889. .RT
  890. .sp 1P
  891. .LP
  892. 3.2.1.1
  893.     \fINumber of bits per 32 kbit/s channel time slot\fR 
  894. .sp 9p
  895. .RT
  896. .PP
  897. Four, numbered 1 to 4.
  898. .RT
  899. .sp 1P
  900. .LP
  901. 3.2.1.2
  902.     \fINumber of 32 kbit/s channel time slots per frame\fR 
  903. .sp 9p
  904. .RT
  905. .PP
  906. Bits 2 to 193 in the basic frame can carry forty\(hyeight 4\(hybit
  907. interleaved 32\ kbit/s channel time slots, numbered 1\ to\ 48.
  908. .RT
  909. .sp 1P
  910. .LP
  911. 3.2.1.3
  912.     \fIAllocation of F\(hybits\fR 
  913. .sp 9p
  914. .RT
  915. .PP
  916. Refer to \(sc\ 2.1.3.
  917. .RT
  918. .sp 1P
  919. .LP
  920. 3.2.2
  921.     \fIUse of 32 kbit/s channel time slot\fR 
  922. .sp 9p
  923. .RT
  924. .PP
  925. Each 32 kbit/s channel time slot can accomodate an ADPCM\(hyencoded
  926. voiceband signal conforming to Rec.\ G.721, or data with a bit rate up to
  927. 32\ kbit/s.
  928. .bp
  929. .RT
  930. .sp 2P
  931. .LP
  932. 3.2.3
  933.     \fI384 kbit/s 12\(hychannel time slot grouping\fR 
  934. .sp 1P
  935. .RT
  936. .sp 1P
  937. .LP
  938. 3.2.3.1
  939.     \fIStructure of 12\(hychannel time slot grouping\fR 
  940. .sp 9p
  941. .RT
  942. .PP
  943. The 1544 kbit/s frame for 32 kbit/s channel time slots shown in
  944. Table\ 6/G.704 is structured to provide four independent 384\ kbit/s 12\(hychannel 
  945. time slot groupings. These are numbered 1\(hy4, and transmitted in numbered 
  946. order starting with time slot grouping number\ 1. 
  947. .PP
  948. The signalling grouping channels (SGC) for time slot groupings 1\(hy4, 
  949. occupy time slots\ 12, 24, 36 and\ 48 respectively. Each time slot grouping 
  950. can be independently configured for situations requiring channel associated 
  951. signalling or situations with no signalling requirement (e.g.\ external 
  952. common signalling). (See \(sc\ 3.2.3.1.1.) 
  953. .RT
  954. .LP
  955. .rs
  956. .sp 15P
  957. .LP
  958. [T7.704]\fR 
  959. .ad r
  960. \fBTable 6/G.704 [T7.704], p.\fR 
  961. .sp 1P
  962. .RT
  963. .ad b
  964. .RT
  965. .LP
  966. .sp 1
  967. .sp 1P
  968. .LP
  969. 3.2.3.1.1\ \ \fIUse of a 384 kbit/s time slot grouping\fR 
  970. .sp 9p
  971. .RT
  972. .PP
  973. Use of a 384 kbit/s time slot grouping is categorized into two
  974. possible configurations:
  975. .RT
  976. .LP
  977.     \(em
  978.     When no signalling capabilities are required, a 384 kbit/s
  979. time slot grouping can carry twelve 32\ kbit/s channel time
  980. slots;
  981. .LP
  982.     \(em
  983.     When channel associated signalling capabilities are required,
  984. a 384\ kbit/s time slot grouping will consist of eleven 32\ kbit/s
  985. channel time slots and a 32\ kbit/s channel time slot defined as
  986. a signalling grouping channel.
  987. .sp 1P
  988. .LP
  989. 3.2.3.1.2\ \ \fIUse of a\fR 
  990. \fIsignalling grouping channel\fR 
  991. .sp 9p
  992. .RT
  993. .PP
  994. A signalling grouping channel is used for the transmission of
  995. channel associated A\(hyB\(hyC\(hyD signalling information, signalling 
  996. grouping channel alarm information, the signalling grouping channel multiframe 
  997. alignment signal, and CRC\(hy6 error detection information between network 
  998. nodes. 
  999. .RT
  1000. .sp 2P
  1001. .LP
  1002. 3.2.4
  1003.     \fI32 kbit/s signalling grouping channel multiframe structure\fR 
  1004. .sp 1P
  1005. .RT
  1006. .sp 1P
  1007. .LP
  1008. 3.2.4.1
  1009.      \fINumber of bits per 32 kbit/s signalling grouping channel time\fR \fIslot\fR 
  1010. .sp 9p
  1011. .RT
  1012. .PP
  1013. Four, numbered 1 to 4.
  1014. .bp
  1015. .RT
  1016. .sp 1P
  1017. .LP
  1018. 3.2.4.2
  1019.     \fIBit allocation of 32 kbit/s signalling grouping channel time\fR \fIslot\fR 
  1020. .sp 9p
  1021. .RT
  1022. .PP
  1023. Allocated to the last four bits of each time slot grouping.
  1024. .RT
  1025. .sp 1P
  1026. .LP
  1027. 3.2.4.3
  1028.     \fIMultiframe structure\fR 
  1029. .sp 9p
  1030. .RT
  1031. .PP
  1032. The signalling grouping channel multiframe structure consists of
  1033. 24\ consecutive frames numbered 1\ to\ 24. Table\ 7/G.704 shows the signalling
  1034. grouping channel multiframe structure.
  1035. .RT
  1036. .LP
  1037. .rs
  1038. .sp 37P
  1039. .LP
  1040. [T8.704]\fR 
  1041. .ad r
  1042. \fBTable 7/G.704 [T8.704], p.\fR 
  1043. .sp 1P
  1044. .RT
  1045. .ad b
  1046. .RT
  1047. .sp 1P
  1048. .LP
  1049. 3.2.4.4
  1050.     \fISignalling grouping channel multiframe alignment signal\fR 
  1051. .sp 9p
  1052. .RT
  1053. .PP
  1054. Bit 3 of the signalling grouping channel, as shown in
  1055. Table\ 7/G.704, contains the signal grouping channel multiframe alignment 
  1056. signal used to associate the signalling bits in the signal grouping channel 
  1057. with the proper channels of the associated time slot grouping. 
  1058. .PP
  1059. \fINote\fR \ \(em\ The signalling grouping channel multiframe alignment 
  1060. signal is independent of, and different from, the framing bit of the 1544\ 
  1061. kbit/s 
  1062. frame.
  1063. .bp
  1064. .RT
  1065. .sp 1P
  1066. .LP
  1067. 3.2.4.5
  1068.     \fICRC\(hy6 error detection information for the time slot grouping\fR 
  1069. .sp 9p
  1070. .RT
  1071. .PP
  1072. An optional 2 kbit/s CRC\(hy6 error detection code word may be
  1073. transmitted in the bit position indicated by CRC\(hy1 through CRC\(hy6
  1074. in Table\ 7/G.704.
  1075. .PP
  1076. The CRC\(hy6 message block (CMB) is a sequence of 1152 serial bits that 
  1077. is concident with a time slot grouping multiframe. By definition, CMB\ 
  1078. \fIN\fR 
  1079. begins at bit position\ 0 of time slot grouping multiframe\ \fIN\fR and 
  1080. ends at bit position\ 1151 of time slot grouping multiframe\ \fIN\fR . 
  1081. .PP
  1082. The check\(hybit sequence CRC\(hy1 through CRC\(hy6 transmitted in multiframe 
  1083. \fIN\fR \ +\ 1 is the remainder after multiplication by \fIx\fR \u6\d, 
  1084. and then \fR 
  1085. division (modulo\ 2) by the generator polynomial \fIx\fR \u6\d\ +\ \fIx\fR 
  1086. \ +\ 1 of the the polynomial corresponding to CMB\ \fIN\fR . The first 
  1087. check bit, CRC\(hy1, is the 
  1088. most significant bit of the remainder; the last check bit CRC\(hy6, is 
  1089. the least significant bit. The time slot grouping channel is included in 
  1090. this 
  1091. calculation with bit\ 4 of the time slot grouping channel being set to\ 1.
  1092. .PP
  1093. When not utilizing the option to transmit the CRC\(hy6 error detection
  1094. signal, CRC\(hy1 through CRC\(hy6 shall be set to\ 1.
  1095. .RT
  1096. .sp 1P
  1097. .LP
  1098. 3.2.4.6
  1099.     \fISignalling\fR 
  1100. .sp 9p
  1101. .RT
  1102. .PP
  1103. Two alternative methods as given in \(sc\(sc\ 3.2.4.6.1 and 3.2.4.6.2
  1104. are recommended.
  1105. .RT
  1106. .sp 1P
  1107. .LP
  1108. 3.2.4.6.1\ \ \fI
  1109. .sp 9p
  1110. .RT
  1111. .PP
  1112. Refer to \(sc\ 3.1.3.1. Two successive 32 kbit/s channel time slots
  1113. are used for 64\ kbit/s common channel signalling transmission.
  1114. .RT
  1115. .sp 1P
  1116. .LP
  1117. 3.2.4.6.2\ \ 
  1118. \fIChannel associated signalling\fR 
  1119. .sp 9p
  1120. .RT
  1121. .PP
  1122. As indicated in Table 7/G.704, bits 1 and 2 of the signalling
  1123. grouping channel convey the channel associated signalling information for 
  1124. the channels of the associated time slot grouping. 
  1125. .PP
  1126. The signalling grouping channel can provide four independent 333\ bit/s 
  1127. signalling channels designated A, B, C and\ D, two independent 667\ bit/s 
  1128. signalling
  1129. channels designated\ A and\ B, or one 1333\ bit/s signalling channel designated\ 
  1130. A. Where only A\(hyB signalling is used, the A\(hyB signalling is repeated 
  1131. for the C\(hyD positions respectively. Where only A\ signalling is used, 
  1132. the A\ signalling is 
  1133. repeated for the B\(hyC\(hyD positions respectively.
  1134. .RT
  1135. .sp 1P
  1136. .LP
  1137. 3.2.4.7
  1138.     \fISignalling grouping channel alarm indication signals\fR 
  1139. .sp 9p
  1140. .RT
  1141. .PP
  1142. As indicated in Table 7/G.704, the signalling grouping channel
  1143. contains four alarm indication bits, M\fR\d1\u, M\d2\u, M\d3\uand\ M\d4\u.
  1144. .PP
  1145. M\d1\uprovides the capability to transmit through the interface a
  1146. remote time slot grouping alarm indication of a failure in the opposite
  1147. direction of transmission.
  1148. .PP
  1149. M\d2\uprovides the capability to transmit through the interface an
  1150. indication of a failure in tributary input signals to the network node.
  1151. .PP
  1152. M\d3\uprovides the capability to transmit through the interface an
  1153. indication of a failure in tributary output signals from the network node.
  1154. .PP
  1155. M\d4\uis set to 1 whenever M\d1\uand/or M\d2\uand/or M\d3\uare set
  1156. to\ 1.
  1157. .RT
  1158. .sp 1P
  1159. .LP
  1160. 3.2.5
  1161.     \fISignal grouping channel unused bits\fR 
  1162. .sp 9p
  1163. .RT
  1164. .PP
  1165. The bits marked S in Table 7/G.704 are currently unused and set
  1166. to\ 1. The definition and allocation of the S\(hybits are for further study.
  1167. .RT
  1168. .sp 1P
  1169. .LP
  1170. 3.2.6
  1171.     \fILoss and recovery of signalling channel multiframe alignment\fR 
  1172. .sp 9p
  1173. .RT
  1174. .PP
  1175. Loss of the signalling grouping channel multiframe alignment signal is 
  1176. declared when two out of four signalling grouping channel framing bits 
  1177. are in error. The rare occurrence of a single instantaneous slip of \(+- | 1 
  1178. frames is undetected by the two\(hyout\(hyof\(hyfour algorithm. Signalling 
  1179. grouping channel 
  1180. multiframe alignment shall be declared when the correct sequence of 24\ valid
  1181. signalling grouping channel framing bits is detected, beginning with the 
  1182. first frame of the multiframe. 
  1183. .bp
  1184. .RT
  1185. .sp 1P
  1186. .LP
  1187. 3.3
  1188.     \fIInterface at 1544 kbit/s carrying n \(mu 64 kbit/s\fR 
  1189. .sp 9p
  1190. .RT
  1191. .PP
  1192. Electrical characteristics should follow Recommendation\ G.703.
  1193. .PP
  1194. The time slot mapping to the 1544 kbit/s interface is for further
  1195. study.
  1196. .RT
  1197. .LP
  1198. \fB4\fR     \fBCharacteristics of frame structures carrying channels at various
  1199. bit rates in 6312 kbit/s interfaces\fR 
  1200. .sp 1P
  1201. .RT
  1202. .sp 2P
  1203. .LP
  1204. 4.1
  1205.     \fIInterface at 6312 kbit/s carrying 64 kbit/s channels\fR 
  1206. .sp 1P
  1207. .RT
  1208. .sp 1P
  1209. .LP
  1210. 4.1.1
  1211.     \fIFrame structure\fR 
  1212. .sp 9p
  1213. .RT
  1214. .sp 1P
  1215. .LP
  1216. 4.1.1.1
  1217.     \fINumber of bits per 64 kbit/s channel time slot\fR 
  1218. .sp 9p
  1219. .RT
  1220. .PP
  1221. Eight, numbered 1 to 8.
  1222. .RT
  1223. .sp 1P
  1224. .LP
  1225. 4.1.1.2
  1226.     \fINumber of 64 kbit/s channel time slots per frame\fR 
  1227. .sp 9p
  1228. .RT
  1229. .PP
  1230. Bits 1 to 784 in the basic frame carry 98 octet interleaved 64
  1231. kbit/s channel time slots, numbered 1\ to\ 98. Five bits per frame
  1232. (
  1233. F\(hybits
  1234. ) are added at the end of the frame for the frame alignment
  1235. signal and for other signals.
  1236. .RT
  1237. .sp 1P
  1238. .LP
  1239. 4.1.1.3
  1240.     \fIAllocation of the F\(hybits\fR 
  1241. .sp 9p
  1242. .RT
  1243. .PP
  1244. Refer to Table 3/G.704.
  1245. .RT
  1246. .sp 1P
  1247. .LP
  1248. 4.1.2
  1249.     \fIUse of 64 kbit/s channel time slots\fR 
  1250. .sp 9p
  1251. .RT
  1252. .PP
  1253. Each 64 kbit/s channel time slot can accomodate e.g., a PCM\(hyencoded 
  1254. voiceband signal conforming to Recommendation\ G.711 or data information 
  1255. with a bit rate up to 64\ kbit/s. 64 kbit/s channel time slots\ 97,\ 98 
  1256. may be used for signalling. 
  1257. .RT
  1258. .sp 1P
  1259. .LP
  1260. 4.1.3
  1261.     \fISignalling\fR 
  1262. .sp 9p
  1263. .RT
  1264. .PP
  1265. Two alternative methods as given in \(sc\(sc\ 4.1.3.1 and\ 4.1.3.2 are
  1266. recommended.
  1267. .RT
  1268. .sp 1P
  1269. .LP
  1270. 4.1.3.1
  1271.     \fICommon channel signalling\fR 
  1272. .sp 9p
  1273. .RT
  1274. .PP
  1275. Use of 64 kbit/s channel time slots 97 and 98 for common channel
  1276. signalling is under study.
  1277. .RT
  1278. .sp 1P
  1279. .LP
  1280. 4.1.3.2
  1281.     \fIChannel associated signalling\fR 
  1282. .sp 9p
  1283. .RT
  1284. .PP
  1285. Based on agreement between the Administrations concerned, channel associated 
  1286. signalling is provided for intra\(hyregional circuits according to the 
  1287. following arrangement: 
  1288. .RT
  1289. .sp 1P
  1290. .LP
  1291. 4.1.3.2.1\ \ \fIAllocation of signalling bit\fR 
  1292. .sp 9p
  1293. .RT
  1294. .PP
  1295. Sixteen signalling bits (bit positions 769 to 784) are designated as ST\d1\uto\ 
  1296. ST\d1\\d6\u. One ST\fI\fI\d\fIi\fR\u\(hybit (\fIi\fR \ =\ 1 to\ 16) accomodates 
  1297. signalling information corresponding to six channel time slots \fIi\fR 
  1298. , 16\ +\ \fIi\fR , 32\ +\ \fIi\fR , 48\ +\ \fIi\fR , 64\ +\ \fIi\fR and 
  1299. 80\ +\ \fIi\fR in a manner described in 
  1300. \(sc\ 4.1.3.2.2 below.
  1301. .RT
  1302. .sp 1P
  1303. .LP
  1304. 4.1.3.2.2\ \ \fISignalling multiframe structure\fR 
  1305. .sp 9p
  1306. .RT
  1307. .PP
  1308. Each ST\(hybit constitutes an independent signalling multiframe over eight 
  1309. frames as shown in 
  1310. Table\ 8/G.704.
  1311. .bp
  1312. .RT
  1313. .LP
  1314. .rs
  1315. .sp 32P
  1316. .LP
  1317. [T9.704]\fR 
  1318. .ad r
  1319. \fBTable 8/G.704 [T9.704], p.\fR 
  1320. .sp 1P
  1321. .RT
  1322. .ad b
  1323. .RT
  1324. .sp 1P
  1325. .LP
  1326. 4.2
  1327.     \fIInterfaces at 6312 kbit/s carrying other channels than 64 kbit/s\fR 
  1328. .sp 9p
  1329. .RT
  1330. .PP
  1331. For further study.
  1332. .RT
  1333. .LP
  1334. \fB5\fR     \fBCharacteristics of frame structures carrying channels at various
  1335. bit rates in 2048 kbit/s interfaces\fR 
  1336. .sp 1P
  1337. .RT
  1338. .sp 2P
  1339. .LP
  1340. 5.1
  1341.     \fIInterface at 2048 kbit/s carrying 64 kbit/s channels\fR 
  1342. .sp 1P
  1343. .RT
  1344. .sp 1P
  1345. .LP
  1346. 5.1.1
  1347.     \fIFrame structure\fR 
  1348. .sp 9p
  1349. .RT
  1350. .sp 1P
  1351. .LP
  1352. 5.1.1.1
  1353.     \fINumber of bits per 64 kbit/s channel time slot\fR 
  1354. .sp 9p
  1355. .RT
  1356. .PP
  1357. Eight, numbered 1 to 8.
  1358. .RT
  1359. .sp 1P
  1360. .LP
  1361. 5.1.1.2
  1362.     \fINumber of 64 kbit/s channel time slots per frame\fR 
  1363. .sp 9p
  1364. .RT
  1365. .PP
  1366. Bits 1 to 256 in the basic frame carry 32 octet interleaved time
  1367. slots numbered 0\ to 31.
  1368. .bp
  1369. .RT
  1370. .sp 1P
  1371. .LP
  1372. 5.1.1.3
  1373.     \fIAllocation of the bits of 64 kbit/s channel time slot 0\fR 
  1374. .sp 9p
  1375. .RT
  1376. .PP
  1377. See Table 4a/G.704 (\(sc\ 2.3.2).
  1378. .RT
  1379. .sp 1P
  1380. .LP
  1381. 5.1.2
  1382.     \fIUse of other 64 kbit/s channel time slots\fR 
  1383. .sp 9p
  1384. .RT
  1385. .PP
  1386. Each of the 64 kbit/s channel time slots 1 to 15 and 17 to 31 can accomodate 
  1387. e.g., a PCM\(hyencoded voiceband signal according to 
  1388. Recommendation\ G.711 or a 64\ kbit/s digital signal.
  1389. .PP
  1390. The 64 kbit/s channel time slot 16 may be used for signalling. If not needed 
  1391. for signalling, in some cases it may be used for a 64\ kbit/s channel in 
  1392. the same way as time slots 1\ to\ 15 and 17\ to\ 31. 
  1393. .RT
  1394. .sp 1P
  1395. .LP
  1396. 5.1.3
  1397.     \fISignalling\fR 
  1398. .sp 9p
  1399. .RT
  1400. .PP
  1401. The use of 64 kbit/s channel time slot 16 is recommended for either common 
  1402. channel or channel associated signalling as required. 
  1403. .PP
  1404. The detailed requirements for the organization of particular
  1405. signalling systems will be included in the specifications for those signalling 
  1406. systems. 
  1407. .RT
  1408. .sp 1P
  1409. .LP
  1410. 5.1.3.1
  1411.     \fICommon channel signalling\fR 
  1412. .sp 9p
  1413. .RT
  1414. .PP
  1415. The 64 kbit/s channel time slot 16 may be used for common channel signalling 
  1416. systems up to a rate of 64\ kbit/s. The method of obtaining signal 
  1417. alignent  will form part of the particular common channel signallling
  1418. specification.
  1419. .RT
  1420. .sp 1P
  1421. .LP
  1422. 5.1.3.2
  1423.     \fIChannel associated signalling\fR 
  1424. .sp 9p
  1425. .RT
  1426. .PP
  1427. This section contains the recommended arrangement for the use of
  1428. the 64 kbit/s capability of channel time slot\ 16 for channel associated
  1429. signalling.
  1430. .RT
  1431. .sp 1P
  1432. .LP
  1433. 5.1.3.2.1\ \ \fIMultiframe structure\fR 
  1434. .sp 9p
  1435. .RT
  1436. .PP
  1437. A multiframe comprises 16 consecutive frames (whose structure is
  1438. given in \(sc\ 5.1.1 above) and these are numbered from 0 to 15.
  1439. .PP
  1440. The multiframe alignment signal is 0000 and occupies digit time slots 1 
  1441. to 4 of 64\ kbit/s channel time slot 16 in frame\ 0. 
  1442. .RT
  1443. .sp 1P
  1444. .LP
  1445. 5.3.1.2.2\ \ \fIAllocation of 64\(hykbit/s channel time slot 16\fR 
  1446. .sp 9p
  1447. .RT
  1448. .PP
  1449. When 64 kbit/s channel time slot 16 is used for channel associated signalling, 
  1450. the 64\(hykbit/s capacity is sub\(hymultiplexed into lower\(hyrate 
  1451. signalling channels using the multiframe alignement signal as a reference.
  1452. .PP
  1453. Details of the bit allocation are given in Table\ 9/G.704.
  1454. .RT
  1455. .sp 1P
  1456. .LP
  1457. 5.2
  1458.     \fIInterface at 2048 kbit/s carrying n \(mu 64 kbit/s\fR 
  1459. .sp 9p
  1460. .RT
  1461. .PP
  1462. Electrical characteristics should follow Recommendation G.703 (see Note\ 
  1463. 4 of Preamble to\ G.703). For the accomodation of\ \fIn\fR \ \(mu\ 64\ 
  1464. kbit time slots in the 2048\ kbit/s frame, two situations are envisaged. 
  1465. .RT
  1466. .sp 1P
  1467. .LP
  1468. 5.2.1
  1469.     \fIOne n \(mu 64 kbit/s signal on the tributary side of a multiplex\fR 
  1470. \fIequipment\fR 
  1471. .sp 9p
  1472. .RT
  1473. .PP
  1474. Time slots of the 2048 kbit/s frame are filled as
  1475. follows:
  1476. .RT
  1477. .LP
  1478.     TS0:
  1479.     according to \(sc\ 2.3;
  1480. .LP
  1481.     TS16:
  1482.     reserved for the accomodation, if required, of a 64
  1483. kbit/s signalling channel.
  1484. .LP
  1485.     \(em
  1486.      If 2 \(= | fIn\fR \(= | 15, TS1 to TS\fIn\fR are filled with \fIn\fR 
  1487. \ \(mu\ 64 kbit/s data [see\ a) of Figure\ 1/G.704]; 
  1488. .LP
  1489.     \(em
  1490.     If 15 <\ \fIn\fR \(= | 0, TS1 to TS15 and TS17 to TS(\fIn\fR +1) are
  1491. filled with\ \fIn\fR \ \(mu\ 64\ kbit/s data [see\ b) of Figure\ 1/G.704].
  1492. .LP
  1493.     \(em
  1494.     Remaining time slots are filled with all 1s.
  1495. .bp
  1496. .LP
  1497. .rs
  1498. .sp 20P
  1499. .LP
  1500. [T10.704]\fR 
  1501. .ad r
  1502. \fBTable 9/G.704 [T10.704], p.\fR 
  1503. .sp 1P
  1504. .RT
  1505. .ad b
  1506. .RT
  1507. .LP
  1508. .rs
  1509. .sp 9P
  1510. .ad r
  1511. \fBFigure 1/G.704, p.\fR 
  1512. .sp 1P
  1513. .RT
  1514. .ad b
  1515. .RT
  1516. .sp 1P
  1517. .LP
  1518. 5.2.2
  1519.      \fIOne or more n \(mu 64 kbit/s signal on the multiplexed signal side\fR 
  1520. \fIof a multiplexing equipment\fR 
  1521. .sp 9p
  1522. .RT
  1523. .PP
  1524. For any one \fIn\fR \ \(mu\ 64 kbit/s signal, time slots of the 2048 kbit/s 
  1525. frame are filled as follows: 
  1526. .RT
  1527. .LP
  1528.     TS0:
  1529.     according to \(sc\ 2.3;
  1530. .LP
  1531.     TS16:
  1532.     reserved for the accomodation, if required, of a 64
  1533. kbit/s signalling channel.
  1534. .PP
  1535. TS(x) of the 2048 kbit/s frame is designated as the time slot into which 
  1536. the first time slot of the\ \fIn\fR \ \(mu\ 64\ kbit/s is accomodated. 
  1537. .LP
  1538.     \(em
  1539.      If \fIx\fR \(= | 5 and \fIx\fR \ +\ (\fIn\fR \(em1) \(= | 5, or, if \fIx\fR 
  1540. \(>=" | 7 and 
  1541. \fIx\fR \ +\ (\fIn\fR \(em1) \(= | 1, then the filling of time slots is 
  1542. from TS | x) to 
  1543. TS | \fIx\fR +\fIn\fR \(em1) [see\ a)and\ b) of Figure\ 2/G.704];
  1544. .LP
  1545.     \(em
  1546.      If \fIx\fR \ +\ (\fIn\fR \(em1) \(>=" | 6, then the filling of time slots 
  1547. is from TS | x) to TS15 and TS17 to TS | \fIx\fR +\fIn\fR ) (see\ c) of 
  1548. Figure\ 2/G.704). 
  1549. .PP
  1550. \fINote\fR \ \(em\ Once \fIn\fR \ \(mu\ 64 kbit/s signal has been accomodated 
  1551. into the multiplexed signal, care should be taken in the interpretation 
  1552. of the above 
  1553. rules to ensure that further such signals only use the time slots which 
  1554. remain spare. 
  1555. .bp
  1556. .LP
  1557. .rs
  1558. .sp 14P
  1559. .ad r
  1560. \fBFigure 2/G.704, p.\fR 
  1561. .sp 1P
  1562. .RT
  1563. .ad b
  1564. .RT
  1565. .LP
  1566. \fB6\fR     \fBCharacteristics of frame structures carrying channels at various
  1567. bit rates in 8448 kbit/s interface\fR 
  1568. .sp 1P
  1569. .RT
  1570. .sp 2P
  1571. .LP
  1572. 6.1
  1573.     \fIInterface at 8448 kbit/s carrying 64 kbit/s channels\fR 
  1574. .sp 1P
  1575. .RT
  1576. .sp 1P
  1577. .LP
  1578. 6.1.1
  1579.     \fIFrame structure\fR 
  1580. .sp 9p
  1581. .RT
  1582. .sp 1P
  1583. .LP
  1584. 6.1.1.1
  1585.     \fINumber of bits per 64 kbit/s channel time slot\fR 
  1586. .sp 9p
  1587. .RT
  1588. .PP
  1589. Eight, numbered from 1 to 8.
  1590. .RT
  1591. .sp 1P
  1592. .LP
  1593. 6.1.1.2
  1594.     \fINumber of 64 kbit/s channel time time slots per frame\fR 
  1595. .sp 9p
  1596. .RT
  1597. .PP
  1598. Bits 1 to 1056 in the basic frame carry 132 octet interleaved
  1599. 64\ kbit/s channel time slots, numbered form 0\ to 131.
  1600. .RT
  1601. .sp 2P
  1602. .LP
  1603. 6.1.2
  1604.     \fIUse of 64 kbit/s channel time slots\fR 
  1605. .sp 1P
  1606. .RT
  1607. .sp 1P
  1608. .LP
  1609. 6.1.2.1
  1610.     \fI64 kbit/s channel time slot assignment in case of channel\fR 
  1611. \fIassociated signalling\fR 
  1612. .sp 9p
  1613. .RT
  1614. .PP
  1615. 64 kbit/s channel time slots 5 to 32, 34 to 65, 71 to 98 and 100
  1616. to\ 131 are assigned to 120\ telephone channels from 1\ to\ 120.
  1617. .PP
  1618. \fR 
  1619. 64 kbit/s channel time slot 0 and the first 6 bits in 64\ kbit/s
  1620. channel time slot 66 are assigned to framing: the remaining 2\ bits in 
  1621. 64\ kbit/s channel time slot\ 66 are devoted to services. 
  1622. .PP
  1623. 64 kbit/s channel time slots 67 to 70 are assigned to channel
  1624. associated signalling as covered in \(sc\ 6.1.4.2 below.
  1625. .PP
  1626. 64 kbit/s channel time slots 1 to 4, 33 are left free for national
  1627. use.
  1628. .RT
  1629. .sp 1P
  1630. .LP
  1631. 6.1.2.2
  1632.     \fI64 kbit/s channel time slot assignment in case of common\fR 
  1633. \fIchannel signalling\fR 
  1634. .sp 9p
  1635. .RT
  1636. .PP
  1637. 64 kbit/s channel time slots 2 to 32, 34 to 65, 67 to 98 and\ 100
  1638. to\ 131 are available for 127\ telephone, signalling or other service channels. 
  1639. By bilateral agreement between the Administrations concerned, 64\ kbit/s 
  1640. channel time slot\ 1 may either be used to provide another telephone or 
  1641. service channel or left free for service purposes within a digital exchange. 
  1642. .PP
  1643. The 64 kbit/s channels corresponding to 64\ kbit/s channel time slot\ 1 
  1644. to\ 32, 34\ to\ 65 (etc.\ as above) are numbered 0\ to\ 127. 
  1645. .bp
  1646. .PP
  1647. 64 kbit/s channel time slot 0 and the first 6\ bits in channel time
  1648. slot\ 66 are assigned to framing, the remaining 2\ bits in 64\ kbit/s channel 
  1649. time slot\ 66 are assigned to service. 
  1650. .PP
  1651. 64 kbit/s channel time slots 67 to 70 are, in descending order of
  1652. priority, available for common channel signalling as covered in \(sc\ 6.1.4.1
  1653. below.
  1654. .PP
  1655. 64 kbit/s channel slot 33 is left free for national use.
  1656. .RT
  1657. .sp 1P
  1658. .LP
  1659. 6.1.3
  1660.     \fIDescription of the CRC procedure in 64 kbit/s channel time\fR 
  1661. \fIslot 99\fR 
  1662. .sp 9p
  1663. .RT
  1664. .PP
  1665. In order to provide an end\(hyto\(hyend quality monitoring of the
  1666. 8\ Mbit/s link, a CRC\(hy6 procedure is used and the six bits\ C\d1\uto\ 
  1667. C\d6\ucomputed at the source location are inserted in bit positions 1\ 
  1668. to\ 6 of the 
  1669. time slot\ 99 (see Figure 3/G.704).
  1670. .PP
  1671. In addition, bit 7 of this time slot, denoted E, is used to send in
  1672. the transmitting direction an indication about the received signal arriving
  1673. from the opposite direction. Bit\ E indicates whether or not the most recent 
  1674. CRC block arriving at the opposite end had errors. 
  1675. .PP
  1676. The CRC\(hy6 bits C\d1\uto \d6\uare computed for each frame. The CRC\(hy6 
  1677. block size is then 132\ octets, i.e.\ 1056\ bits, and the computation is 
  1678. made 
  1679. 8000\ times per second.
  1680. .RT
  1681. .LP
  1682. .rs
  1683. .sp 5P
  1684. .ad r
  1685. \fBFigure 3/G.704, p.\fR 
  1686. .sp 1P
  1687. .RT
  1688. .ad b
  1689. .RT
  1690. .sp 1P
  1691. .LP
  1692. 6.1.3.1
  1693.     \fIMultiplication/division process\fR 
  1694. .sp 9p
  1695. .RT
  1696. .PP
  1697. A given C\d1\u\(hyC\d6\uword located in frame \fIN\fR is the remainder
  1698. after multiplication by\ \fIx\fR \u6\d and then division (modulo\ 2) by the
  1699. generator polynomial\ \fIx\fR \u6\d\ +\ \fIx\fR \ +\ 1 of the polynomial 
  1700. representation of frame (\fIN\fR \(em1). 
  1701. .PP
  1702. \fINote\fR \ \(em\ When representing the contents of a frame as a polynomial,
  1703. the first bit in the frame should be taken as being the most significant 
  1704. bit. Similarly C\d1\uis defined to be the most significant bit of the remainder 
  1705. and C\d6\uthe least significant bit of the remainder. 
  1706. .RT
  1707. .sp 1P
  1708. .LP
  1709. 6.1.3.2
  1710.     \fIEncoding procedure\fR 
  1711. .sp 9p
  1712. .RT
  1713. .PP
  1714. The CRC bit positions are initially set at 0 i.e.:
  1715. .RT
  1716. .sp 1P
  1717. .ce 1000
  1718. C\d1\u= C\d2\u= C\d3\u= C\d4\u= C\d5\u= C\d6\u= 0
  1719. .ce 0
  1720. .sp 1P
  1721. .PP
  1722. The frame is then acted upon by the multiplication/division
  1723. process referred to above in \(sc\ 6.1.3.1.
  1724. .PP
  1725. The remainder resulting from the multiplication/division process is
  1726. stored ready for insertion into the respective CRC locations of the next
  1727. frame.
  1728. .PP
  1729. \fINote\fR \ \(em\ These CRC bits do not affect the computation of the 
  1730. CRC bits in the next frame since the corresponding locations are set to\ 
  1731. 0 before the 
  1732. computation.
  1733. .RT
  1734. .sp 1P
  1735. .LP
  1736. 6.1.3.3
  1737.     \fIDecoding procedure\fR 
  1738. .sp 9p
  1739. .RT
  1740. .PP
  1741. A received frame is acted upon by the multiplication/division
  1742. process, referred to above in \(sc\ 6.1.3.1, after having its CRC bits 
  1743. extracted 
  1744. and replaced by 0s.
  1745. .PP
  1746. The remainder resulting from this multiplication/division process is then 
  1747. stored and subsequently compared on a bit by bit basis with the CRC 
  1748. received in the next frame.
  1749. .PP
  1750. If the decoder\(hycalculated remainder exactly corresponds to the CRC
  1751. bits sent from the encoder, it is assumed that the checked frame is error
  1752. free.
  1753. .bp
  1754. .RT
  1755. .sp 1P
  1756. .LP
  1757. 6.1.3.4
  1758.     \fIAction on\fR 
  1759. \fIbit E\fR 
  1760. .sp 9p
  1761. .RT
  1762. .PP
  1763. Bit E of frame \fIN\fR is set to 1 in the transmitting direction if
  1764. bits C\d1\uto\ C\d6\udetected in the most recent frame at the opposite 
  1765. end have been found in error (at least one bit in error). If no errors, 
  1766. E\ is set 
  1767. to\ 0.
  1768. .RT
  1769. .sp 1P
  1770. .LP
  1771. 6.1.4
  1772.     \fISignalling\fR 
  1773. .sp 9p
  1774. .RT
  1775. .PP
  1776. The use of channel time slots 67 to 70 is recommended for either
  1777. common channel or channel\(hyassociated signalling as required. The detailed
  1778. requirements for the organization of particular signalling systems will be
  1779. included in the specifications for those signalling systems.
  1780. .RT
  1781. .sp 1P
  1782. .LP
  1783. 6.1.4.1
  1784.     \fICommon channel signalling\fR 
  1785. .sp 9p
  1786. .RT
  1787. .PP
  1788. 64 kbit/s channel time slots 67 to 70 may be used for common channel signalling 
  1789. in a descending order of priority up to a rate of 64\ kbit/s. The 
  1790. method of obtaining signal alignment will form part of the particular common
  1791. channel signalling specification.
  1792. .RT
  1793. .sp 1P
  1794. .LP
  1795. 6.1.4.2
  1796.     \fIChannel associated signalling\fR 
  1797. .sp 9p
  1798. .RT
  1799. .PP
  1800. The recommended arrangement for the use of the 64 kbit/s capacity in each 
  1801. 64\ kbit/s channel time slot 67\ to\ 70 for channel associated signalling 
  1802. is as follows: 
  1803. .RT
  1804. .sp 1P
  1805. .LP
  1806. 6.1.4.2.1\ \ \fIMultiframe structure\fR 
  1807. .sp 9p
  1808. .RT
  1809. .PP
  1810. A multiframe for each 64 kbit/s bit\(hystream comprises 16 consecutive 
  1811. frames (whose structure is given in \(sc\ 6.1.1 above) and these are numbered 
  1812. from 0\ to\ 15.
  1813. .PP
  1814. The multiframe alignment signal is 0000 and occupies digit time slots 1\ 
  1815. to 4\ of channel time slots 67\ to\ 70 in frame\ 0. 
  1816. .RT
  1817. .sp 1P
  1818. .LP
  1819. 6.1.4.2.2\ \ \fIAllocation of 64 kbit/s channel time slots 67 to 70\fR 
  1820. .sp 9p
  1821. .RT
  1822. .PP
  1823. When 64 kbit/s channel time slots 67 to 70 are used for channel
  1824. associated signalling, the 64\ kbit/s capacity of each of the four 64\ kbit/s
  1825. channel time slots is sub\(hymultiplexed into lower rate signalling channels 
  1826. using the multiframe alignment signal as a reference. Details of the bit 
  1827. allocation are given in Table\ 10/G.704. 
  1828. .RT
  1829. .sp 1P
  1830. .LP
  1831. 6.2
  1832.     \fIInterface at 8448 kbit/s carrying other channels than 64 kbit/s\fR 
  1833. .sp 9p
  1834. .RT
  1835. .PP
  1836. For further study.
  1837. .RT
  1838. .LP
  1839. .rs
  1840. .sp 12P
  1841. .ad r
  1842. Blanc
  1843. .ad b
  1844. .RT
  1845. .LP
  1846. .bp
  1847. .ce
  1848. \fBH.T. [T11.704]\fR 
  1849. .ce
  1850. TABLE\ 10/G.704
  1851. .ce
  1852. \fBBit allocation of 64 kbit/s channel time slots 67 to 70\fR 
  1853. .ps 9
  1854. .vs 11
  1855. .nr VS 11
  1856. .nr PS 9
  1857. .TS
  1858. center box;
  1859. lw(60p) | cw(42p) | cw(42p) | cw(42p) | cw(42p) .
  1860.  {
  1861. 64 kbit/s
  1862. channel
  1863. time slot
  1864. Frame
  1865.  }    67    68    69    70
  1866. _
  1867. .T&
  1868. cw(60p) | cw(42p) | cw(42p) | cw(42p) | cw(42p) .
  1869. \ 0    0000\fIxyxx\fR    0000\fIxyxx\fR    0000\fIxyxx\fR    0000\fIxyxx\fR
  1870. .TE
  1871. .TS
  1872. center box ;
  1873. cw(60p) | cw(24p) | cw(18p) | cw(24p) | cw(18p) | cw(24p) | cw(18p) | cw(24p) | cw(18p) .
  1874. \ 1    \fIabcd\fR  Channel 1\     \fIabcd\fR  Channel 16    \fIabcd\fR  Channel 31    \fIabcd\fR  Channel 46    \fIabcd\fR  Channel 61    \fIabcd\fR  Channel 76    \fIabcd\fR  Channel 91    \fIabcd\fR  Channel 106
  1875. _
  1876. . .    . .    . .    . .    . .    . .    . .    . .    . . 
  1877. _
  1878. 15    \fIabcd\fR  Channel 15    \fIabcd\fR  Channel 30    \fIabcd\fR  Channel 45    \fIabcd\fR  Channel 60    \fIabcd\fR  Channel 75    \fIabcd\fR  Channel 90    \fIabcd\fR  Channel 105    \fIabcd\fR Channel 120
  1879. .TE
  1880. .LP
  1881. \fINote\ 1\fR
  1882. \ \(em\ Channel numbers refer to telephone channel numbers. Refer to
  1883. \(sc\ 6.1.2.1 for the assignment of 64\ kbit/s channel time slots to the
  1884. telephone channels.
  1885. .LP
  1886. \fINote\ 2\fR
  1887. \ \(em\ This bit allocation provides four 500\(hybit/s signalling channels
  1888. designated a, b, c and d for each channel for telephone and other services.
  1889. With this arrangement, the signalling distortion of each signalling channel
  1890. introduced by the\ PCM transmission system, will not exceed\ \(+- | \ ms.
  1891. .LP
  1892. \fINote\ 3\fR
  1893. \ \(em\ When bits b, c or d are not used they should have the values:
  1894. b\ =\ 1, c\ =\ 0, d\ =\ 1.
  1895. .LP
  1896. It is recommended the the com
  1897. bination 0000 of bits
  1898. \fIa\fR
  1899. , \fIb\fR
  1900. , \fIc\fR
  1901. and \fId\fR
  1902. should not be used for signalling purposes for
  1903. channels\ 1\(hy15, 31\(hy45, 61\(hy75 and 91\(hy125.
  1904. .LP
  1905. \fINote\ 4\fR
  1906. \ \(em x = spare bit, to be set to 1 if not used.  y =
  1907. bit used for alarm indication to the remote end. In
  1908. undisturbed operation, set to\ 0; in an alarm condition, set to\ 1.
  1909. .nr PS 9
  1910. .RT
  1911. .ad r
  1912. \fBTableau 10/G.704 [T11.704], p. 14\fR 
  1913. .sp 1P
  1914. .RT
  1915. .ad b
  1916. .RT
  1917. .LP
  1918. .sp 5
  1919. .ce 1000
  1920. ANNEX\ A
  1921. .ce 0
  1922. .ce 1000
  1923. (to Recommendation G.704)
  1924. .sp 9p
  1925. .RT
  1926. .ce 0
  1927. .ce 1000
  1928. \fBExamples of CRC implementations using shift registers\fR 
  1929. .sp 1P
  1930. .RT
  1931. .ce 0
  1932. .LP
  1933. A.1
  1934.     \fICRC\(hy6 procedure for interface at 1544 kbit/s\fR  | (Reference:
  1935. \(sc 2.1.3.1.2)
  1936. .sp 1P
  1937. .RT
  1938. .PP
  1939. See Figure A\(hy1/G.704.
  1940. .PP
  1941. Input I to the shift register: CMB \fIN\fR with F bits set to 1.
  1942. .PP
  1943. Generator polynomial of the shift register:
  1944. \fIx\fR \u6\d\ +\ \fIx\fR \ +\ 1.
  1945. .bp
  1946. .RT
  1947. .LP
  1948. .rs
  1949. .sp 6P
  1950. .ad r
  1951. \fBFigure A\(hy1/G.704, p.\fR 
  1952. .sp 1P
  1953. .RT
  1954. .ad b
  1955. .RT
  1956. .PP
  1957. At I, the CMB is fed serially (i.e.\ bit by bit) into the circuit, starting 
  1958. with bit number\ 1 of the multiframe (see Table\ 1/G.704). When the last 
  1959. bit of the CMB (i.e.\ bit number\ 4632 within the multiframe has been fed 
  1960. into 
  1961. the shift register, the CRC bits \fIe\fR\d1\uto\ \fIe\fR\d6\uare available 
  1962. at the 
  1963. outputs 1\ to\ 6. (Output\ 1 provides the most significant bit, \fIe\fR\d1\u, 
  1964. and 
  1965. output\ 6
  1966. the least significant bit, \fIe\fR\d6\u). Bits\ \fIe\fR\d1\uto\ \fIe\fR\d6\uare
  1967. transmitted in the next CMB (c.f. Table\ 1/G.704).
  1968. .PP
  1969. \fINote\fR \ \(em\ The outputs (1 to 6) of the shift register stages are 
  1970. reset to\ 0 after each CMB. 
  1971. .RT
  1972. .sp 1P
  1973. .LP
  1974. A.2
  1975.     \fICRC\(hy5 procedure for interface at 6312 kbit/s\fR  | (Reference:
  1976. \(sc 2.2.3.2)
  1977. .sp 9p
  1978. .RT
  1979. .PP
  1980. Input I to the shift register: CMB \fIN\fR .
  1981. .PP
  1982. Generator polynomial of the shift register:
  1983. \fIx\fR \u5\d\ +\ \fIx\fR \u4\d\ +\ \fIx\fR \u2\d\ +\ 1.
  1984. .RT
  1985. .LP
  1986. .rs
  1987. .sp 6P
  1988. .ad r
  1989. \fBFigure A\(hy2/G.704, p.\fR 
  1990. .sp 1P
  1991. .RT
  1992. .ad b
  1993. .RT
  1994. .PP
  1995. At I, the CMB is fed serially (i.e.\ bit by bit) into the circuit, starting 
  1996. with bit number\ 1 of frame number\ 1 (see Table\ 3/G.704). When the last 
  1997. bit of the CMB (i.e.\ bit number\ 784 of frame number\ 4) has been fed 
  1998. into the 
  1999. the shift register, the CRC bits \fIe\fR\d1\uto\ \fIe\fR\d5\uare available 
  2000. at the 
  2001. outputs 1\ to\ 5. (Output\ 1 provides the most significant bit, \fIe\fR\d1\u, 
  2002. and 
  2003. output\ 5
  2004. the least significant bit, \fIe\fR\d5\u). Bits\ \fIe\fR\d1\uto\ \fIe\fR\d5\uare
  2005. transmitted in the corresponding multiframe (see Table\ 3/G.704).
  2006. .PP
  2007. \fINote\fR \ \(em\ The outputs (1 to 5) of the shift register stages are 
  2008. reset to\ 0 after each CMB. 
  2009. .RT
  2010. .sp 1P
  2011. .LP
  2012. A.3
  2013.     \fICRC\(hy4 procedure for interface at 2048kbit/s\fR  | (Reference:
  2014. \(sc 2.3.3.5)
  2015. .sp 9p
  2016. .RT
  2017. .PP
  2018. See Figure A\(hy3/G.704.
  2019. .PP
  2020. Input I to the shift register: SMF (\fIN\fR ) with C\d1\u,
  2021. C\d2\u, C\d3\u, C\d4\uset to\ 0.
  2022. .PP
  2023. Generator polynomial of the shift register:
  2024. \fIx\fR \u4\d\ +\ \fIx\fR \ +\ 1.
  2025. .RT
  2026. .LP
  2027. .rs
  2028. .sp 6P
  2029. .ad r
  2030. \fBFigure A\(hy3/G.704, p.\fR 
  2031. .sp 1P
  2032. .RT
  2033. .ad b
  2034. .RT
  2035. .PP
  2036. At I, the SMF is fed serially (i.e.\ bit by bit) into the circuit, starting 
  2037. with bit C\d1\u\ =\ 0 (see Table\ 4b/G.704). When the last 
  2038. bit of the SMF (i.e.\ bit number\ 256 of frame number\ 7, respectively of frame
  2039. number\ 15) has been fed into the shift register, the CRC bits C\d1\uto\ 
  2040. C\d4\uare available at the outputs 1\ to\ 4. (Output\ 1 provides the most 
  2041. significant 
  2042. bit, C\d1\u, and output\ 4 the least significant bit, C\d4\u).
  2043. Bits\ C\d1\uto\ C\d4\uare transmitted in the next SMF, i.e.\ SMF(\fIN\fR +1).
  2044. .PP
  2045. \fINote\fR \ \(em\ The outputs (1 to 4) of the shift register stages are 
  2046. reset to\ 0 after each SMF. 
  2047. .bp
  2048. .RT
  2049. .sp 2P
  2050. .LP
  2051. \fBRecommendation\ G.705\fR 
  2052. .RT
  2053. .sp 2P
  2054. .ce 1000
  2055. \fBCHARACTERISTICS\ REQUIRED\ TO\ \fR \fBTERMINATE\ DIGITAL\fR 
  2056. .EF '%    Fascicle\ III.4\ \(em\ Rec.\ G.705''
  2057. .OF '''Fascicle\ III.4\ \(em\ Rec.\ G.705    %'
  2058. .ce 0
  2059. .sp 1P
  2060. .ce 1000
  2061. \fBLINKS\ ON\ A\ DIGITAL\ EXCHANGE\fR 
  2062. .ce 0
  2063. .sp 1P
  2064. .ce 1000
  2065. \fI(Malaga\(hyTorremolinos, 1984)\fR 
  2066. .sp 9p
  2067. .RT
  2068. .ce 0
  2069. .sp 1P
  2070. .PP
  2071. This Recommendation defines interface conditions and fundamental
  2072. functions of digital exchange terminal equipments used to terminate digital
  2073. paths. The multiplex structures are compatible with those described in
  2074. Recommendation\ G.704, and are applicable to digital paths which connect PCM
  2075. multiplex equipments to exchanges and to digital paths which interconnect
  2076. digital exchanges. The locations of these interfaces are described in
  2077. Recommendations\ Q.502 and\ Q.512 for digital transit and digital local
  2078. exchanges.
  2079. .sp 1P
  2080. .RT
  2081. .PP
  2082. The digital exchange terminal is a synchronous equipment which has a frame 
  2083. aligner circuit. In order to meet the network performance objectives of 
  2084. Recommendation\ G.822, the digital exchange terminal should fulfil the 
  2085. synchronization performance as described below.
  2086. .LP
  2087. \fB1\fR     \fB1544 kbit/s digital path\fR 
  2088. .sp 1P
  2089. .RT
  2090. .sp 2P
  2091. .LP
  2092. 1.1
  2093.     \fIGeneral characteristics\fR 
  2094. .sp 1P
  2095. .RT
  2096. .sp 1P
  2097. .LP
  2098. 1.1.1
  2099.     \fIBit rate\fR 
  2100. .sp 9p
  2101. .RT
  2102. .PP
  2103. The nominal bit rate is 1544 kbit/s.
  2104. .PP
  2105. \fINote\fR \ \(em\ The tolerance on this bit rate should be further studied 
  2106. and specified. 
  2107. .RT
  2108. .sp 1P
  2109. .LP
  2110. 1.1.2
  2111.     \fITiming signal\fR 
  2112. .sp 9p
  2113. .RT
  2114. .PP
  2115. It should be possible to derive the transmitting timing signal from an 
  2116. external source as specified below. 
  2117. .PP
  2118. \fINote\fR \ \(em\ For PCM multiplex equipment at the remote end, the timing
  2119. signal will be derived from the incoming signal at the receive end.
  2120. .RT
  2121. .sp 1P
  2122. .LP
  2123. 1.1.2.1
  2124.     \fITiming in a non\(hysynchronized network\fR 
  2125. .sp 9p
  2126. .RT
  2127. .PP
  2128. For a digital exchange the transmitting timing signal will be
  2129. derived from an office clock.
  2130. .RT
  2131. .sp 1P
  2132. .LP
  2133. 1.1.2.2
  2134.     \fITiming in a synchronized network\fR 
  2135. .sp 9p
  2136. .RT
  2137. .PP
  2138. In case of synchronous operation of the network, a network
  2139. synchronization system will maintain the signal or clocks within agreed 
  2140. timing limits. 
  2141. .RT
  2142. .sp 1P
  2143. .LP
  2144. 1.1.3
  2145.     \fIInterfaces\fR 
  2146. .sp 9p
  2147. .RT
  2148. .PP
  2149. Refer to \(sc 2 of Recommendation G.703. No interface internal to the switch 
  2150. will be recommended. 
  2151. .RT
  2152. .sp 1P
  2153. .LP
  2154. 1.1.4
  2155.     \fITransmission performance\fR 
  2156. .sp 9p
  2157. .RT
  2158. .PP
  2159. Transmission performance of the digital path should be the same as that 
  2160. for 1544 kbit/s digital paths between primary PCM multiplex 
  2161. equipment.
  2162. .RT
  2163. .sp 1P
  2164. .LP
  2165. 1.2
  2166.     \fIFrame strusture\fR 
  2167. .sp 9p
  2168. .RT
  2169. .PP
  2170. Refer to \(sc 3.1 of Recommendation G.704.
  2171. .bp
  2172. .RT
  2173. .sp 2P
  2174. .LP
  2175. 1.3
  2176.     \fISynchronization performances\fR 
  2177. .sp 1P
  2178. .RT
  2179. .sp 1P
  2180. .LP
  2181. 1.3.1
  2182.     \fIWander at the input\fR 
  2183. .sp 9p
  2184. .RT
  2185. .PP
  2186. Refer to \(sc 4 of Recommendation G.824.
  2187. .RT
  2188. .sp 1P
  2189. .LP
  2190. 1.3.2
  2191.     \fIJitter at the input\fR 
  2192. .sp 9p
  2193. .RT
  2194. .PP
  2195. Refer to \(sc 4 of Recommendation G.824.
  2196. .RT
  2197. .sp 1P
  2198. .LP
  2199. 1.3.3
  2200.     \fIJitter at the output\fR 
  2201. .sp 9p
  2202. .RT
  2203. .PP
  2204. Jitter at the output is under study.
  2205. .RT
  2206. .sp 1P
  2207. .LP
  2208. 1.3.4
  2209.     \fISlips\fR 
  2210. .sp 9p
  2211. .RT
  2212. .PP
  2213. Refer to \(sc\(sc 3 and 4 of Recommendation G.822.
  2214. .RT
  2215. .sp 1P
  2216. .LP
  2217. 1.3.5
  2218.     \fIForms of frame aligner\fR 
  2219. .sp 9p
  2220. .RT
  2221. .PP
  2222. Refer to \(sc 8 of Recommendation G.811.
  2223. .RT
  2224. .LP
  2225. \fB2\fR     \fB6312 kbit/s digital path\fR 
  2226. .sp 1P
  2227. .RT
  2228. .sp 2P
  2229. .LP
  2230. 2.1
  2231.     \fIGeneral characteristics\fR 
  2232. .sp 1P
  2233. .RT
  2234. .sp 1P
  2235. .LP
  2236. 2.1.1
  2237.     \fIBit rate\fR 
  2238. .sp 9p
  2239. .RT
  2240. .PP
  2241. The nominal bit rate is 6312\ kbit/s.
  2242. .PP
  2243. \fINote\fR \ \(em\ The tolerance on this bit rate should be further studied and
  2244. specified.
  2245. .RT
  2246. .sp 1P
  2247. .LP
  2248. 2.1.2
  2249.     \fITiming signal\fR 
  2250. .sp 9p
  2251. .RT
  2252. .PP
  2253. It should be possible to derive the transmitting timing signal from an 
  2254. external source as specified below. 
  2255. .PP
  2256. \fINote\fR \ \(em\ For PCM multiplex equipment at the remote end, the timing
  2257. signal will be derived from the incoming signal at the receive end.
  2258. .RT
  2259. .sp 1P
  2260. .LP
  2261. 2.1.2.1
  2262.     \fITiming in a non\(hysynchronized network\fR 
  2263. .sp 9p
  2264. .RT
  2265. .PP
  2266. For a digital exchange the transmitting timing signal will be derived from 
  2267. an office clock. 
  2268. .RT
  2269. .sp 1P
  2270. .LP
  2271. 2.1.2.2
  2272.     \fITiming in a synchronized network\fR 
  2273. .sp 9p
  2274. .RT
  2275. .PP
  2276. In case of synchronous operation of the network, a network
  2277. synchronization system will maintain the signal or clocks within agreed 
  2278. timing limits. 
  2279. .RT
  2280. .sp 1P
  2281. .LP
  2282. 2.1.3
  2283.     \fIInterfaces\fR 
  2284. .sp 9p
  2285. .RT
  2286. .PP
  2287. Refer to \(sc\ 3 of Recommendation\ G.703. No interface internal to the
  2288. switch will be recommended.
  2289. .RT
  2290. .sp 1P
  2291. .LP
  2292. 2.1.4
  2293.     \fITransmission performance\fR 
  2294. .sp 9p
  2295. .RT
  2296. .PP
  2297. Transmission performance of the digital path should be the same as
  2298. that for 6312\ kbit/s digital paths between primary PCM multiplex
  2299. equipment.
  2300. .RT
  2301. .sp 1P
  2302. .LP
  2303. 2.2
  2304.     \fIFrame structure\fR 
  2305. .sp 9p
  2306. .RT
  2307. .PP
  2308. Refer to \(sc\ 3.2 of Recommendation\ G.704.
  2309. .bp
  2310. .RT
  2311. .sp 2P
  2312. .LP
  2313. 2.3
  2314.     \fISynchronization performances\fR 
  2315. .sp 1P
  2316. .RT
  2317. .sp 1P
  2318. .LP
  2319. 2.3.1
  2320.     \fIWander at the input\fR 
  2321. .sp 9p
  2322. .RT
  2323. .PP
  2324. Refer to \(sc\ 4 of Recommendation G.824.
  2325. .RT
  2326. .sp 1P
  2327. .LP
  2328. 2.3.2
  2329.     \fIJitter at the input\fR 
  2330. .sp 9p
  2331. .RT
  2332. .PP
  2333. Refer to \(sc\ 4 of Recommendation G.824.
  2334. .RT
  2335. .sp 1P
  2336. .LP
  2337. 2.3.3
  2338.     \fIJitter at the output\fR 
  2339. .sp 9p
  2340. .RT
  2341. .PP
  2342. Jitter at the output is under study.
  2343. .RT
  2344. .sp 1P
  2345. .LP
  2346. 2.3.4
  2347.     \fISlips\fR 
  2348. .sp 9p
  2349. .RT
  2350. .PP
  2351. Refer to \(sc\(sc\ 3 and 4 of Recommendation G.822.
  2352. .RT
  2353. .sp 1P
  2354. .LP
  2355. 2.3.5
  2356.     \fIForms of frame aligner\fR 
  2357. .sp 9p
  2358. .RT
  2359. .PP
  2360. Refer to \(sc\ 8 of Recommendation G.811.
  2361. .RT
  2362. .LP
  2363. \fB3\fR     \fB2048 kbit/s digital path\fR 
  2364. .sp 1P
  2365. .RT
  2366. .sp 2P
  2367. .LP
  2368. 3.1
  2369.     \fIGeneral characteristics\fR 
  2370. .sp 1P
  2371. .RT
  2372. .sp 1P
  2373. .LP
  2374. 3.1.1
  2375.     \fIBit rate\fR 
  2376. .sp 9p
  2377. .RT
  2378. .PP
  2379. The nominal bit rate is 2048 kbit/s. This rate will be controlled to within 
  2380. at least \(+- | 0\ parts per million (ppm) at the transmitting end for 
  2381. each direction of transmission.
  2382. .RT
  2383. .sp 1P
  2384. .LP
  2385. 3.1.2
  2386.     \fITiming signal\fR 
  2387. .sp 9p
  2388. .RT
  2389. .PP
  2390. The timing signal is a 2048 kHz signal from which the bit rate is   derived.
  2391. .RT
  2392. .sp 1P
  2393. .LP
  2394. 3.1.2.1
  2395.     \fITiming in a non\(hysynchronized network\fR 
  2396. .sp 9p
  2397. .RT
  2398. .PP
  2399. For a PCM multiplex equipment, the timing signal will be derived
  2400. from the incoming timing signal at the receive side. For a digital exchange,
  2401. the transmitting timing signal will be derived from a clock within the 
  2402. digital exchange. 
  2403. .RT
  2404. .sp 1P
  2405. .LP
  2406. 3.1.2.2
  2407.     \fITiming in a synchronized network\fR 
  2408. .sp 9p
  2409. .RT
  2410. .PP
  2411. In case of synchronous operation of the network, a network
  2412. synchronization system will maintain the timing signal or clocks within 
  2413. agreed timing limits. 
  2414. .RT
  2415. .sp 1P
  2416. .LP
  2417. 3.1.3
  2418.     \fIInterfaces\fR 
  2419. .sp 9p
  2420. .RT
  2421. .PP
  2422. Refer to \(sc 6 of Recommendation G.703. No interface, internal to the 
  2423. switch, will be recommended. 
  2424. .RT
  2425. .sp 1P
  2426. .LP
  2427. 3.1.4
  2428.     \fITransmission performance\fR 
  2429. .sp 9p
  2430. .RT
  2431. .PP
  2432. The transmission performance of the digital path will be the same as that 
  2433. for 2048\ kbit/s digital paths between primary PCM multiplex 
  2434. equipments.
  2435. .RT
  2436. .sp 1P
  2437. .LP
  2438. 3.2
  2439.     \fIFrame structure\fR 
  2440. .sp 9p
  2441. .RT
  2442. .PP
  2443. Refer to \(sc 3.3 of Recommendation G.704.
  2444. .PP
  2445. Where more signalling capacity is required between exchanges,
  2446. additional time slots may be utilized for common channel signalling. They
  2447. should be selected from the slots allocated in PCM multiplexes for data
  2448. purposes. On routes between exchanges comprising more than one 2048\(hykbit/s
  2449. digital path, it may be possible to provide an adequate signalling capacity
  2450. without using time slot\ 16 of all systems on the route. In these circumstances 
  2451. time slot\ 16 in those systems not carrying signalling can be allocated 
  2452. to 
  2453. speech or other services. Time slot\ 0 is reserved for frame alignment, 
  2454. alarms and network synchronization information and should not be used for 
  2455. signalling or speech purposes. 
  2456. .bp
  2457. .RT
  2458. .sp 2P
  2459. .LP
  2460. 3.3
  2461.     \fISynchronization performances\fR 
  2462. .sp 1P
  2463. .RT
  2464. .sp 1P
  2465. .LP
  2466. 3.3.1
  2467.     \fIWander at the input\fR 
  2468. .sp 9p
  2469. .RT
  2470. .PP
  2471. Refer to \(sc 3 of Recommendation G.823.
  2472. .RT
  2473. .sp 1P
  2474. .LP
  2475. 3.3.2
  2476.     \fIJitter at the input\fR 
  2477. .sp 9p
  2478. .RT
  2479. .PP
  2480. Refer to \(sc 3 of Recommendation G.823.
  2481. .RT
  2482. .sp 1P
  2483. .LP
  2484. 3.3.3
  2485.     \fIJitter at the output\fR 
  2486. .sp 9p
  2487. .RT
  2488. .PP
  2489. Jitter at the output is under study.
  2490. .RT
  2491. .sp 1P
  2492. .LP
  2493. 3.3.4
  2494.     \fISlips\fR 
  2495. .sp 9p
  2496. .RT
  2497. .PP
  2498. Refer to \(sc\(sc 3 and 4 of Recommendation G.822.
  2499. .RT
  2500. .sp 1P
  2501. .LP
  2502. 3.3.5
  2503.     \fIForms of frame aligner\fR 
  2504. .sp 9p
  2505. .RT
  2506. .PP
  2507. Refer to \(sc 8 of Recommendation G.811.
  2508. .RT
  2509. .LP
  2510. \fB4\fR     \fB8448 kbit/s digital path\fR 
  2511. .sp 1P
  2512. .RT
  2513. .sp 2P
  2514. .LP
  2515. 4.1
  2516.     \fIGeneral characteristics\fR 
  2517. .sp 1P
  2518. .RT
  2519. .sp 1P
  2520. .LP
  2521. 4.1.1
  2522.     \fIBit rate\fR 
  2523. .sp 9p
  2524. .RT
  2525. .PP
  2526. The nominal bit rate is 8448 kbit/s. This rate will be controlled to within 
  2527. at least \(+- | 0\ parts per million at the transmitting end for each 
  2528. direction of transmission.
  2529. .RT
  2530. .sp 1P
  2531. .LP
  2532. 4.1.2
  2533.     \fITiming signal\fR 
  2534. .sp 9p
  2535. .RT
  2536. .PP
  2537. The timing signal is an 8448 kHz signal from which the bit rate is  derived.
  2538. .RT
  2539. .sp 1P
  2540. .LP
  2541. 4.1.2.1
  2542.     \fITiming in a non\(hysynchronous network\fR 
  2543. .sp 9p
  2544. .RT
  2545. .PP
  2546. For a PCM multiplex equipment, the timing signal will be derived
  2547. from the incoming timing signal at the receive side. For a digital exchange,
  2548. the transmitting timing will be derived from a clock within the digital
  2549. exchange.
  2550. .RT
  2551. .sp 1P
  2552. .LP
  2553. 4.1.2.2
  2554.     \fITiming in a synchronous network\fR 
  2555. .sp 9p
  2556. .RT
  2557. .PP
  2558. In case of synchronous operation of the network, a network
  2559. synchronization system will maintain the timing signal or clocks within 
  2560. agreed timing limits. 
  2561. .RT
  2562. .sp 1P
  2563. .LP
  2564. 4.1.3
  2565.     \fIInterfaces\fR 
  2566. .sp 9p
  2567. .RT
  2568. .PP
  2569. Refer to \(sc 7 of Recommendation G.703. No interface, internal to the 
  2570. switch, will be recommended. 
  2571. .RT
  2572. .sp 1P
  2573. .LP
  2574. 4.1.4
  2575.     \fITransmission performance\fR 
  2576. .sp 9p
  2577. .RT
  2578. .PP
  2579. The transmission performance of the digital path will be the same as that 
  2580. for 8448\ kbit/s digital paths between secondary PCM and/or digital 
  2581. multiplex equipments.
  2582. .RT
  2583. .sp 1P
  2584. .LP
  2585. 4.2
  2586.     \fIFrame structure\fR 
  2587. .sp 9p
  2588. .RT
  2589. .PP
  2590. Refer to \(sc 3.4 of Recommendation G.704.
  2591. .PP
  2592. Where signalling capacity is required between exchanges,
  2593. time\(hyslots\ 67,
  2594. 68, 69 and\ 70 may be utilized for common channel signalling in this order of
  2595. descending priority. Those channels not used for common channel signalling 
  2596. can be used for speech or other purposes. 
  2597. .bp
  2598. .RT
  2599. .sp 2P
  2600. .LP
  2601. 4.3
  2602.     \fISynchronization performance\fR 
  2603. .sp 1P
  2604. .RT
  2605. .sp 1P
  2606. .LP
  2607. 4.3.1
  2608.     \fIWander at the input\fR 
  2609. .sp 9p
  2610. .RT
  2611. .PP
  2612. Refer to \(sc 3 of Recommendation G.823.
  2613. .RT
  2614. .sp 1P
  2615. .LP
  2616. 4.3.2
  2617.     \fIJitter at the input\fR 
  2618. .sp 9p
  2619. .RT
  2620. .PP
  2621. Refer to \(sc 3 of Recommendation G.823.
  2622. .RT
  2623. .sp 1P
  2624. .LP
  2625. 4.3.3
  2626.     \fIJitter at the output\fR 
  2627. .sp 9p
  2628. .RT
  2629. .PP
  2630. Jitter at the output is under study.
  2631. .RT
  2632. .sp 1P
  2633. .LP
  2634. 4.3.4
  2635.     \fISlips\fR 
  2636. .sp 9p
  2637. .RT
  2638. .PP
  2639. Refer to \(sc\(sc 3 and 4 of Recommendation G.822.
  2640. .RT
  2641. .sp 1P
  2642. .LP
  2643. 4.3.5
  2644.     \fIForms of frame aligner\fR 
  2645. .sp 9p
  2646. .RT
  2647. .PP
  2648. Refer to \(sc 8 of Recommendation G.811.
  2649. \v'1P'
  2650. .RT
  2651. .sp 2P
  2652. .LP
  2653. \fBRecommendation\ G.706\fR 
  2654. .RT
  2655. .sp 2P
  2656. .ce 1000
  2657. \fBFRAME ALIGNMENT AND CYCLIC REDUNDANCY CHECK (CRC) PROCEDURES\fR 
  2658. .EF '%    Fascicle\ III.4\ \(em\ Rec.\ G.706''
  2659. .OF '''Fascicle\ III.4\ \(em\ Rec.\ G.706    %'
  2660. .ce 0
  2661. .sp 1P
  2662. .ce 1000
  2663. \fBRELATING TO BASIC FRAME STRUCTURES DEFINED IN RECOMMENDATION G.704\fR 
  2664. .ce 0
  2665. .sp 1P
  2666. .ce 1000
  2667. \fI(Melbourne, 1988)\fR 
  2668. .sp 9p
  2669. .RT
  2670. .ce 0
  2671. .sp 1P
  2672. .LP
  2673. \fB1\fR     \fBGeneral\fR 
  2674. .sp 1P
  2675. .RT
  2676. .PP
  2677. This Recommendation relates to equipment which receives signals
  2678. with basic frame structures as defined in Recommendation\ G.704. It defines 
  2679. the frame alignment, the cyclic redundancy check (CRC) multiframe alignment 
  2680. and CRC bit error monitoring procedures to be used by such equipment. Annex\ 
  2681. A contains background information about the use of the CRC procedures and 
  2682. their 
  2683. limitations.
  2684. .RT
  2685. .sp 2P
  2686. .LP
  2687. \fB2\fR     \fBFrame alignment and CRC procedures at l544 kbit/s
  2688. interface\fR 
  2689. .sp 1P
  2690. .RT
  2691. .sp 1P
  2692. .LP
  2693. 2.1
  2694.     \fILoss and recovery of frame alignment\fR 
  2695. .sp 9p
  2696. .RT
  2697. .PP
  2698. There are two alternative multiframe structures at the 1544 kbit/s  interface:
  2699. .RT
  2700. .LP
  2701.     a)
  2702.     24\(hyframe multiframe, and
  2703. .LP
  2704.     b)
  2705.     12\(hyframe multiframe.
  2706. .sp 1P
  2707. .LP
  2708. 2.1.1
  2709.     \fILoss of frame alignment\fR 
  2710. .sp 9p
  2711. .RT
  2712. .PP
  2713. The frame alignment signal should be monitored to determine if
  2714. frame alignment has been lost. Loss of frame alignment should be detected
  2715. within\ 12\ ms. Loss of frame alignment must be confirmed over several 
  2716. frames to avoid the unnecessary initiation of the frame alignment recovery 
  2717. procedure due to transmission bit errors. The frame alignment recovery 
  2718. procedure should 
  2719. commence immediately once loss of frame alignment has been confirmed.
  2720. .PP
  2721. \fINote\fR \ \(em\ For the 12\(hyframe multiframe described in
  2722. Recommendation\ G.704, loss of multiframe alignment is deemed to occur 
  2723. when loss of frame alignment occurs. 
  2724. .bp
  2725. .RT
  2726. .sp 2P
  2727. .LP
  2728. 2.1.2
  2729.     \fIRecovery of frame alignment\fR 
  2730. .sp 1P
  2731. .RT
  2732. .sp 1P
  2733. .LP
  2734. 2.1.2.1
  2735.     \fIFrame alignment recovery time\fR 
  2736. .sp 9p
  2737. .RT
  2738. .PP
  2739. The frame alignment recovery time is specified in terms of the
  2740. maximum average 
  2741. reframe time
  2742. in the absence of errors. The maximum
  2743. average reframe time is the average time to reframe when the maximum number 
  2744. of bit positions must be examined for locating the frame alignment 
  2745. signal.
  2746. .RT
  2747. .LP
  2748.     a)
  2749.     \fI24\(hyframe multiframe\fR 
  2750. .LP
  2751.     The maximum average reframe time should not exceed 15\ ms.
  2752. .LP
  2753.     \fINote\fR \ \(em\ Some existing designs of equipment were designed to a
  2754. limit of 50\ ms.
  2755. .LP
  2756.     b)
  2757.     \fI12\(hyframe multiframe\fR 
  2758. .LP
  2759.     The maximum average reframe time should not exceed 50 ms.
  2760. .LP
  2761.      \fINote\fR \ \(em\ These times do not include the time required for the 
  2762. CRC procedure for false frame alignment verification defined in \(sc\ 2.2.2. 
  2763. .sp 1P
  2764. .LP
  2765. 2.1.2.2
  2766.     \fIStrategy for frame alignment recovery\fR 
  2767. .sp 9p
  2768. .RT
  2769. .LP
  2770.     a)
  2771.     \fI24\(hyframe multiframe\fR 
  2772. .LP
  2773.      Frame alignment should be recovered by detecting the valid frame alignment 
  2774. signal. When the CRC\(hy6 code is utilized for error performance 
  2775. monitoring (see \(sc 2.2.3), the CRC\(hy6 information may be coupled with 
  2776. the framing algorithm to ensure that a valid frame alignment signal contained 
  2777. within the 
  2778. 24\ F\(hybits is the only pattern onto which the 
  2779. reframe circuit
  2780. can
  2781. permanently lock. This procedure is illustrated in Figure 1/G.706.
  2782. .LP
  2783.     b)
  2784.     \fI12\(hyframe multiframe\fR 
  2785. .LP
  2786.      Overall frame alignment should be recovered by way of simultaneous detection 
  2787. of the frame alignment signal and the multiframe alignment signal, or of 
  2788. frame alignment followed by multiframe alignment. 
  2789. .LP
  2790. .rs
  2791. .sp 27P
  2792. .ad r
  2793. \fBFigure 1/G.706, p. 18\fR 
  2794. .sp 1P
  2795. .RT
  2796. .ad b
  2797. .RT
  2798. .LP
  2799. .bp
  2800. .sp 1P
  2801. .LP
  2802. 2.2
  2803.     \fICRC bit monitoring\fR 
  2804. .sp 9p
  2805. .RT
  2806. .PP
  2807. Error monitoring by CRC\(hy6 assumes a signal quality sufficient for frame 
  2808. alignment to be established so that CRC\(hy6 bits can be correctly 
  2809. accessed.
  2810. .RT
  2811. .sp 1P
  2812. .LP
  2813. 2.2.1
  2814.     \fIMonitoring procedure\fR \v'3p'
  2815. .sp 9p
  2816. .RT
  2817. .LP
  2818.     i)
  2819.     A received CRC Message Block (CMB) is acted upon by the
  2820. multiplicationB/Fdivision process defined in Recommendation\ G.704 after having
  2821. its F\(hybits replaced by binary\ 1s.
  2822. .LP
  2823.     ii)
  2824.      The remainder resulting from the division process is then stored and 
  2825. compared on a bit\(hyby\(hybit basis with the CRC bits received in the 
  2826. next CMB.
  2827. .LP
  2828.     iii)
  2829.     If the remainder exactly corresponds to the CRC bits
  2830. contained in the next CMB of the received signal, it is assumed that the
  2831. checked CMB is error\(hyfree.
  2832. .sp 1P
  2833. .LP
  2834. 2.2.2
  2835.     \fIMonitoring for false frame alignment\fR (see \(sc A.1.1)
  2836. .sp 9p
  2837. .RT
  2838. .PP
  2839. In the case of the 24\(hyframe multiframe, when the CRC\(hy6 code is
  2840. utilized for error performance monitoring, it may also be used to provide
  2841. immunity against spurious frame alignment signals. The procedure described 
  2842. in \(sc\ 2.1.2.2\ a) should be followed. 
  2843. .RT
  2844. .sp 1P
  2845. .LP
  2846. 2.2.3
  2847.     \fIError performance monitoring using CRC\(hy6\fR (see \(sc A.1.2)
  2848. .sp 9p
  2849. .RT
  2850. .PP
  2851. For the purpose of error performance monitoring, it should be
  2852. possible to obtain indications of each CRC message block which is received 
  2853. in error. The consequent error information should be used in accordance 
  2854. with the requirements to be defined in respective equipment Recommendations. 
  2855. .RT
  2856. .sp 2P
  2857. .LP
  2858. \fB3\fR     \fBFrame alignment and CRC procedures at 6312 kbitB/Fs
  2859. interface\fR 
  2860. .sp 1P
  2861. .RT
  2862. .sp 1P
  2863. .LP
  2864. 3.1
  2865.     \fILoss and recovery of frame alignment\fR 
  2866. .sp 9p
  2867. .RT
  2868. .PP
  2869. For the 6312 kbitB/Fs hierarchical level, the term \*Qframe alignment\*U 
  2870. is synonymous with \*Qmultiframe alignment\*U. The last five bits of the 
  2871. 789\(hybit 
  2872. frame are designated as the F\(hybits (see Recommendation G.704) and are
  2873. time\(hyshared as a frame alignment signal and for other purposes.
  2874. .RT
  2875. .sp 1P
  2876. .LP
  2877. 3.1.1
  2878.     \fILoss of frame alignment\fR 
  2879. .sp 9p
  2880. .RT
  2881. .PP
  2882. The frame alignment signal should be monitored to determine if
  2883. frame alignment has been lost. The loss of frame alignment is declared when
  2884. seven consecutive incorrect frame alignment signals have been received.
  2885. .PP
  2886. The recovery of frame alignment procedure should start immediately
  2887. once loss of frame alignment has been confirmed.
  2888. .RT
  2889. .sp 2P
  2890. .LP
  2891. 3.1.2
  2892.     \fIRecovery of frame alignment\fR 
  2893. .sp 1P
  2894. .RT
  2895. .sp 1P
  2896. .LP
  2897. 3.1.2.1
  2898.     \fIFrame alignment recovery time\fR 
  2899. .sp 9p
  2900. .RT
  2901. .PP
  2902. The frame alignment recovery time is specified in terms of the
  2903. maximum average reframe time in the absence of errors. The maximum average
  2904. reframe time is the average time to reframe when the maximum number of bit
  2905. positions must be examined for locating the frame alignment signal.
  2906. .PP
  2907. The maximum average reframe time should be less than 5\ ms.
  2908. .RT
  2909. .sp 1P
  2910. .LP
  2911. 3.1.2.2
  2912.     \fIStrategy for frame alignment recovery\fR 
  2913. .sp 9p
  2914. .RT
  2915. .PP
  2916. Frame alignment should be recovered by detecting three consecutive correct 
  2917. frame alignment signals. In addition to this, the CRC\(hy5 code 
  2918. (see\ \(sc\ 3.2) should be coupled with the framing algorithm to ensure 
  2919. that a valid frame alignment signal contained within the F\(hybits is the 
  2920. only pattern onto 
  2921. which the reframe circuit can permanently lock. This procedure is illustrated 
  2922. in Figure 1/G.706. 
  2923. .bp
  2924. .RT
  2925. .sp 1P
  2926. .LP
  2927. 3.2
  2928.     \fICRC bit monitoring\fR 
  2929. .sp 9p
  2930. .RT
  2931. .PP
  2932. Error monitoring by CRC\(hy5 assumes a signal quality sufficient for frame 
  2933. alignment to be established so that the CRC\(hy5 bits can be correctly 
  2934. accessed.
  2935. .RT
  2936. .sp 1P
  2937. .LP
  2938. 3.2.1
  2939.     \fIMonitoring procedure\fR \v'3p'
  2940. .sp 9p
  2941. .RT
  2942. .LP
  2943.     i)
  2944.      A received sequence of 3156 serial bits (i.e. 3151 bits of CMB and 5 
  2945. CRC bits) is divided by the generator polynomial defined in 
  2946. Recommendation G.704.
  2947. .LP
  2948.     ii)
  2949.     If the remainder resulting from the division process is
  2950. 00000, it is assumed that the checked CMB is error\(hyfree.
  2951. .sp 1P
  2952. .LP
  2953. 3.2.2
  2954.     \fIMonitoring for false frame alignment\fR (see \(sc A.1.1)
  2955. .sp 9p
  2956. .RT
  2957. .PP
  2958. The procedure in \(sc 3.1.2.2 should be followed when the CRC\(hy5 code 
  2959. is used to provide immunity against false frame alignment signal. 
  2960. .PP
  2961. Using the CRC\(hy5 code, it should be possible to detect false frame
  2962. alignment within 1 second and with greater than 0.99 probability. On detection 
  2963. of such an event, a re\(hysearch for correct frame alignment should be 
  2964. initiated.
  2965. .PP
  2966. With a 
  2967. random error ratio
  2968. of 10\uD\dlF261\u4\d, the mean time between two events of falsely initiating 
  2969. a search for frame alignment due to an 
  2970. excessive number of errored CRC message blocks should be more than one year.
  2971. .PP
  2972. \fINote\ 1\fR \ \(em\ With a random error ratio of approximately 10\uD\dlF261\u3\d, 
  2973. it is almost impossible to distinguish whether CRC errors are caused by 
  2974. the false frame alignment or by transmission bit errors. 
  2975. .PP
  2976. \fINote\ 2\fR \ \(em\ To achieve the probability bounds stated above, one 
  2977. method is to count the errored CRC\(hy5 message blocks with the understanding 
  2978. that a 
  2979. count of 32 consecutive errored CRC\(hy5 blocks indicates false frame
  2980. alignment.
  2981. .RT
  2982. .sp 1P
  2983. .LP
  2984. 3.2.3
  2985.     \fIError performance monitoring using CRC\(hy5\fR (see \(sc A.1.2)
  2986. .sp 9p
  2987. .RT
  2988. .PP
  2989. For the purpose of error performance monitoring, it should be
  2990. possible to obtain indications for each CRC message block which is received 
  2991. in error. The consequent error information should be used in accordance 
  2992. with the requirements to be defined in the respective equipment Recommendations. 
  2993. .RT
  2994. .LP
  2995. \fB4\fR     \fBFrame alignment and CRC procedures at 2048 kbit/s
  2996. interface\fR 
  2997. .sp 1P
  2998. .RT
  2999. .sp 2P
  3000. .LP
  3001. 4.1
  3002.     \fILoss and recovery of frame alignment\fR 
  3003. .sp 1P
  3004. .RT
  3005. .sp 1P
  3006. .LP
  3007. 4.1.1
  3008.     \fILoss of frame alignment\fR 
  3009. .sp 9p
  3010. .RT
  3011. .PP
  3012. Frame alignment will be assumed to have been lost when three
  3013. consecutive incorrect frame alignment signals have been received.
  3014. .PP
  3015. \fINote\ 1\fR \ \(em\ In addition to the preceding, in order to limit the 
  3016. effect of spurious frame alignment signals, the following procedure may 
  3017. be used: 
  3018. .RT
  3019. .LP
  3020. Frame alignment will be assumed to have been lost when bit\ 2 in time
  3021. slot\ 0 in frames not containing the frame alignment signal has been received
  3022. with an error on three consecutive occasions.
  3023. .PP
  3024. \fINote\ 2\fR \ \(em\ Loss of frame alignment can also be invoked by an
  3025. inability to achieve CRC multiframe alignment in accordance with\ \(sc\ 
  3026. 4.2, or by exceeding a specified count of errored 
  3027. CRC message blocks
  3028. as indicated  in \(sc\ 4.3.2.
  3029. .sp 1P
  3030. .LP
  3031. 4.1.2
  3032.     \fIStrategy for frame alignment recovery\fR 
  3033. .sp 9p
  3034. .RT
  3035. .PP
  3036. Frame alignment will be assumed to have been recovered when the
  3037. following sequence is detected:
  3038. .RT
  3039. .LP
  3040.     \(em
  3041.     for the first time, the presence of the correct frame
  3042. alignment signal;
  3043. .LP
  3044.     \(em
  3045.     the absence of the frame alignment signal in the following
  3046. frame detected by verifying that bit 2 of the basic frame is a\ 1;
  3047. .LP
  3048.     \(em
  3049.     for the second time, the presence of the correct frame
  3050. alignment signal in the next frame.
  3051. .bp
  3052. .PP
  3053. \fINote\fR \ \(em\ To avoid the possibility of a state in which no frame
  3054. alignment can be achieved due to the presence of a spurious frame alignment
  3055. signal, the following procedure may be used:
  3056. .LP
  3057. When a valid frame alignment signal is detected in frame \fIn\fR , a check
  3058. should be made to ensure that a frame alignment signal does not exist in 
  3059. frame \fIn\fR \ +\ 1, and also that a frame alignment signal exists in 
  3060. frame \fIn\fR + 2. 
  3061. Failure to meet one or both of these requirements should cause a new search 
  3062. to be initiated in frame \fIn\fR + 2. 
  3063. .sp 1P
  3064. .LP
  3065. 4.2
  3066.     \fICRC multiframe alignment using information in bit\ 1 of the\fR 
  3067. \fIbasic frame\fR 
  3068. .sp 9p
  3069. .RT
  3070. .PP
  3071. If a condition of assumed frame alignment has been achieved, CRC
  3072. multiframe alignment should be deemed to have occurred if at least two valid
  3073. CRC multiframe alignment signals can be located within 8 ms, the time
  3074. separating two CRC multiframe alignment signals being 2 ms or a multiple 
  3075. of 2 ms. The search for the CRC multiframe alignment signal should be made 
  3076. only in basic frames not containing the frame alignment signal. 
  3077. .PP
  3078. If multiframe alignment cannot be achieved within\ 8\ ms, it should be 
  3079. assumed that frame alignment is due to a spurious frame alignment signal 
  3080. and a re\(hysearch for frame alignment should be initiated. 
  3081. .PP
  3082. \fINote\ 1\fR \ \(em\ The re\(hysearch for frame alignment should be started 
  3083. at a 
  3084. point just after the location of the assumed spurious frame alignment signal. 
  3085. This will usually avoid realignment onto the spurious frame alignment signal. 
  3086. .PP
  3087. \fINote\ 2\fR \ \(em\ Consequent actions taken as a result of loss of frame
  3088. alignment should no longer be applied once frame alignment has been recovered. 
  3089. However, if CRC multiframe alignment cannot be achieved within a time limit 
  3090. in the range of 100\ ms to 500 ms, e.g. owing to the CRC procedure not 
  3091. being 
  3092. implemented at the transmitting side, consequent actions should be taken
  3093. equivalent to those specified for loss of frame alignment.
  3094. .RT
  3095. .sp 1P
  3096. .LP
  3097. 4.3
  3098.     \fICRC bit monitoring\fR 
  3099. .sp 9p
  3100. .RT
  3101. .PP
  3102. If frame and CRC multiframe alignment have been achieved, the
  3103. monitoring of the CRC bits in each sub\(hymultiframe should commence.
  3104. .RT
  3105. .sp 1P
  3106. .LP
  3107. 4.3.1
  3108.     \fIMonitoring procedure\fR \v'3p'
  3109. .sp 9p
  3110. .RT
  3111. .LP
  3112.     i)
  3113.     A received CRC sub\(hymultiframe (SMF) is acted upon by the
  3114. multiplication/division process defined in Recommendation\ G.704 after having
  3115. its CRC bits extracted and replaced by\ 0s.
  3116. .LP
  3117.     ii)
  3118.      The remainder resulting from the division process is then stored and 
  3119. subsequently compared on a bit\(hyby\(hybit basis with the CRC bits 
  3120. received in the next SMF.
  3121. .LP
  3122.     iii)
  3123.     If the remainder exactly corresponds to the CRC bits
  3124. contained in the next SMF of the received signal, it is assumed that the
  3125. checked SMF is error\(hyfree.
  3126. .sp 1P
  3127. .LP
  3128. 4.3.2
  3129.     \fIMonitoring for false frame alignment\fR (see \(sc A.1.1)
  3130. .sp 9p
  3131. .RT
  3132. .PP
  3133. It should be possible to detect a condition of false frame
  3134. alignment within 1 second and with a probability greater than 0.99. On
  3135. detection of such an event, a re\(hysearch for frame alignment should be
  3136. initiated.
  3137. .PP
  3138. With a random error ratio of 10\uD\dlF261\u3\d the probability of falsely
  3139. initiating a search for frame alignment due to an excessive number of errored 
  3140. CRC blocks should be less than 10\uD\dlF261\u4\d over a\ 1 second period. 
  3141. .PP
  3142. Figure 2/G.706 shows an illustration of the procedure to be followed in 
  3143. passing from the frame alignment search to error monitoring using CRC. 
  3144. .PP
  3145. \fINote\ 1\fR \ \(em\ The re\(hysearch for frame alignment should be started 
  3146. at a 
  3147. point just after the location of the assumed spurious frame alignment signal. 
  3148. This will usually avoid realignment onto the spurious frame alignment signal. 
  3149. .PP
  3150. \fINote\ 2\fR \ \(em\ To achieve the probability bounds stated above, a 
  3151. preferred threshold count is 915 errored CRC blocks out of 1000, with the 
  3152. understanding that a count of \(>=" | 15 errored CRC blocks indicates false 
  3153. frame alignment. 
  3154. .bp
  3155. .RT
  3156. .LP
  3157. .rs
  3158. .sp 38P
  3159. .ad r
  3160. \fBFigure 2/G.706, p.  \fR 
  3161. .sp 1P
  3162. .RT
  3163. .ad b
  3164. .RT
  3165. .sp 1P
  3166. .LP
  3167. 4.3.3
  3168.     \fIError performance monitoring using CRC\(hy4\fR (see \(sc A.1.2)
  3169. .sp 9p
  3170. .RT
  3171. .PP
  3172. Information on the status of the CRC processing should be made
  3173. available in two forms:
  3174. .RT
  3175. .LP
  3176.     a)
  3177.     \fIDirect information\fR 
  3178. .LP
  3179.      Every time a CRC block is detected in error, it will be necessary to 
  3180. indicate this condition. 
  3181. .LP
  3182.     b)
  3183.     \fIIntegrated information\fR 
  3184. .LP
  3185.      In consecutive 1 second periods, the number of errored CRC blocks should 
  3186. be made available. This number will be in the range 0 to 1000 
  3187. (decimal).
  3188. .sp 2P
  3189. .LP
  3190. \fB5\fR     \fBFrame alignment and CRC procedures at 8448 kbitB/Fs interface\fR 
  3191. .sp 1P
  3192. .RT
  3193. .PP
  3194. For further study.
  3195. .bp
  3196. .RT
  3197. .ce 1000
  3198. ANNEX A
  3199. .ce 0
  3200. .ce 1000
  3201. (to Recommendation G.706)
  3202. .sp 9p
  3203. .RT
  3204. .ce 0
  3205. .ce 1000
  3206. \fBBackground information on the use of cyclic\fR 
  3207. .sp 1P
  3208. .RT
  3209. .ce 0
  3210. .ce 1000
  3211. \fBredundancy check (CRC) procedures\fR 
  3212. .ce 0
  3213. .LP
  3214. A.1
  3215.     \fIReasons for application of CRC\fR 
  3216. .sp 1P
  3217. .RT
  3218. .PP
  3219. CRC procedures can be used for both protection against false frame alignment 
  3220. and for bit error monitoring. 
  3221. .RT
  3222. .sp 1P
  3223. .LP
  3224. A.1.1
  3225.     \fIProtection against false frame alignment\fR 
  3226. .sp 9p
  3227. .RT
  3228. .PP
  3229. The CRC procedures are used to protect against false frame
  3230. alignment of receivers of multiplex signals. For example, false frame alignment 
  3231. could occur in an ISDN if a user imitates a frame alignment signal in his 
  3232. non\(hyvoice terminal. However, since a user is not controlling the composition 
  3233. of a multiplex frame, the addition of CRC bits, and evaluation of these 
  3234. bits in 
  3235. the receiver, leads to detection of the false frame alignment.
  3236. .RT
  3237. .sp 1P
  3238. .LP
  3239. A.1.2
  3240.     \fIBit error monitoring\fR 
  3241. .sp 9p
  3242. .RT
  3243. .PP
  3244. The CRC procedure is also used for improved bit error ratio
  3245. monitoring if low values of error ratio (e.g. 10\uD\dlF261\u6\d) are to 
  3246. be considered. CRC monitoring (like monitoring of the frame alignment signal) 
  3247. takes account of the entire digital link between the source and sink of 
  3248. a multiplex signal, as opposed to code violation monitoring (e.g. monitoring 
  3249. of AMI, HDB3 or B8ZS 
  3250. violations) which concerns only the digital line section nearest to the
  3251. receiver, or in many cases only an interface line [e.g. between a digital
  3252. multiplexer and an Exchange Terminal (ET)].
  3253. .RT
  3254. .sp 2P
  3255. .LP
  3256. A.2
  3257.     \fILimitations of CRC procedures\fR 
  3258. .sp 1P
  3259. .RT
  3260. .sp 1P
  3261. .LP
  3262. A.2.1
  3263.     \fIProbability of undetected bit errors\fR 
  3264. .sp 9p
  3265. .RT
  3266. .PP
  3267. It can be estimated [1] that for CRC\(hy\fIn\fR , and long
  3268. message/check blocks, the probability that an error remains undetected
  3269. approaches 2\uD\dlF261\fI\fI
  3270. \u\fIn\fR\deven with a high bit error ratio; with a low bit error ratio, 
  3271. the probability is lower. The resulting inaccuracy (at most, with 
  3272. CRC\(hy4, about 6% of blocks with undetected errors; similarly, with CRC\(hy6, 
  3273. 1.6%) is tolerable for the required purpose. 
  3274. .RT
  3275. .sp 1P
  3276. .LP
  3277. A.2.2
  3278.     \fILimitation of application to bit error ratio measurement\fR 
  3279. .sp 9p
  3280. .RT
  3281. .PP
  3282. The CRC monitoring procedure is not well suited to measure values of bit 
  3283. error ratio that are so high that on average every message/check block 
  3284. contains at least one bit error (i.e. for BER = 10\uD\dlF261\u3\d or higher). 
  3285. .RT
  3286. .sp 2P
  3287. .LP
  3288.     \fBReference\fR 
  3289. .sp 1P
  3290. .RT
  3291. .LP
  3292. [1]
  3293.     LEUNG, C. and WITZKE, K.A. \(em A comparison of some error
  3294. detecting CRC code standards. \fIIEEE Trans\fR . Vol. COM\(hy33, pp. 996\(hy998, 
  3295. 1985. 
  3296. .sp 2P
  3297. .LP
  3298. \fBRecommendation G.707\fR 
  3299. .RT
  3300. .sp 2P
  3301. .sp 1P
  3302. .ce 1000
  3303. \fBSYNCHRONOUS DIGITAL HIERARCHY BIT RATES\fR 
  3304. .EF '%    Fascicle\ III.4\ \(em\ Rec.\ G.707''
  3305. .OF '''Fascicle\ III.4\ \(em\ Rec.\ G.707    %'
  3306. .ce 0
  3307. .sp 1P
  3308. .ce 1000
  3309. \fI(Melbourne, 1988)\fR 
  3310. .sp 9p
  3311. .RT
  3312. .ce 0
  3313. .sp 1P
  3314. .LP
  3315.     The CCITT,
  3316. .sp 1P
  3317. .RT
  3318. .sp 1P
  3319. .LP
  3320. \fIconsidering\fR 
  3321. .sp 9p
  3322. .RT
  3323. .PP
  3324. (a)
  3325. that Recommendation G.702 specifies a number of digital
  3326. hierarchy bit rates for 1544 kbitB/Fs and 2048 kbit/s based digital networks;
  3327. .PP
  3328. (b)
  3329. that the various hierarchy levels specified in
  3330. Recommendation\ G.702 are interconnected by means of digital multiplexing
  3331. employing justification methods;
  3332. .bp
  3333. .PP
  3334. (c)
  3335. that synchronous digital multiplexing and a related
  3336. synchronous digital hierarchy offer advantages such as:
  3337. .LP
  3338.     \(em
  3339.     simplified multiplexingB/Fdemultiplexing techniques;
  3340. .LP
  3341.     \(em
  3342.     direct access to lower speed tributaries, without need to
  3343. multiplexB/Fdemultiplex the entire high speed signal;
  3344. .LP
  3345.     \(em
  3346.     enhanced Operations, Administration and Maintenance (OAM)   capabilities;
  3347. .LP
  3348.     \(em
  3349.      easy growth to higher bit rates in step with the evolution of transmission 
  3350. technology; 
  3351. .PP
  3352. (d)
  3353. that the synchronous digital hierarchy rates need to be
  3354. chosen such that they allow the transport of digital signals:
  3355. .LP
  3356.     \(em
  3357.     at hierarchical bit rates as specified in Recommendation
  3358. G.702;
  3359. .LP
  3360.     \(em
  3361.     at broadband channel bit rates;
  3362. .PP
  3363. (e)
  3364. that Recommendation G.708 specifies the Network Node
  3365. Interface (NNI) for the synchronous digital hierarchy;
  3366. .PP
  3367. (
  3368. f
  3369. )
  3370. that Recommendation G.709 specifies the
  3371. synchronous multiplexing structure;
  3372. .PP
  3373. (g)
  3374. that Recommendations G.707, G.708 and G.709 form a coherent set of specifications 
  3375. for the synchronous digital hierarchy and NNI. 
  3376. .sp 1P
  3377. .LP
  3378. \fIrecommends\fR 
  3379. .sp 9p
  3380. .RT
  3381. .PP
  3382. (1)
  3383. that the first level of the synchronous digital hierarchy shall be 155 | 20 
  3384. kbit/s; 
  3385. .PP
  3386. (2)
  3387. that higher synchronous digital hierarchy bit rates shall be obtained as 
  3388. integer multiples of the first level bit rate; 
  3389. .PP
  3390. (3)
  3391. that higher synchronous digital hierachy levels should be denoted by the 
  3392. corresponding multiplication factor of the first level rate; 
  3393. .PP
  3394. (4)
  3395. that the following bit rates should constitute the
  3396. synchronous digital hierarchy:
  3397. .LP
  3398. .sp 2
  3399. .ce
  3400. \fBH.T. [T1.707]\fR 
  3401. .ce
  3402. TABLE\ 1/G.707
  3403. .ps 9
  3404. .vs 11
  3405. .nr VS 11
  3406. .nr PS 9
  3407. .TS
  3408. center box;
  3409. cw(72p) | cw(72p) .
  3410.  {
  3411. Synchronous digital hierarchy level
  3412.  }    Hierarchical bit rate  kbit/s
  3413. _
  3414. .T&
  3415. cw(72p) | cw(72p) .
  3416. 1    155 | 20
  3417. _
  3418. .T&
  3419. cw(72p) | cw(72p) .
  3420. 4    622 | 80
  3421. .TE
  3422. .LP
  3423. \fINote\fR
  3424. \ \(em\ The specification of higher synchronous digital hierarchy levels
  3425. requires further study. Possible candidates are:
  3426.  
  3427. .TS
  3428. cw(36p) | lw(90p) .
  3429. \fILevel\fR    \fIBit rate\fR
  3430. .T&
  3431. cw(36p) | lw(90p) .
  3432. \ 8  12  16     {
  3433. 1 | 44 | 60 kbit/s
  3434. 1 | 66 | 40 kbit/s
  3435. 2 | 88 | 20 kbit/s
  3436.  }
  3437. .TE
  3438. .nr PS 9
  3439. .RT
  3440. .ad r
  3441. \fBTableau 1/G.707 [T1.707], p. 20\fR 
  3442. .sp 1P
  3443. .RT
  3444. .ad b
  3445. .RT
  3446. .LP
  3447. .rs
  3448. .sp 2P
  3449. .ad r
  3450. Blanc
  3451. .ad b
  3452. .RT
  3453. .LP
  3454. .bp
  3455.